¿Qué es MRAM?
MRAM almacena datos usando propiedades magnéticas en lugar de carga eléctrica (como la DRAM) o electrones atrapados (como la Flash). La unidad central es una unión de túnel magnético (MTJ): una fina capa aislante intercalada entre dos capas magnéticas. Una pequeña corriente ajusta la unión a resistencia alta o baja — alta = "1", baja = "0".
Propiedades clave:
- No volátil: Los datos persisten sin alimentación. No requiere ciclo de refresco.
- Direccionable a nivel de byte: Como la DRAM, se pueden leer/escribir bytes individuales. A diferencia de la Flash (basada en páginas).
- Sin energía de refresco: La DRAM debe refrescarse de forma continua para conservar sus datos, lo que consume energía en espera. MRAM es no volátil y no necesita refresco.
- Alta resistencia: Los fabricantes reportan una resistencia de escritura muy superior a la de la NAND Flash y, en algunos tipos de MRAM, cercana a la de la DRAM; las cifras exactas varían según el producto, así que consulta la hoja de datos del fabricante.
- Integración de proceso: Samsung y otras fundiciones pueden integrar MRAM directamente en dies lógicos; en el caso de Samsung, la eMRAM en 28nm FD-SOI está documentada en Fuentes y los nodos menores son objetivos de la hoja de ruta.
El cuello de botella de memoria en IA en dispositivo
La inferencia de IA moderna está dominada por un único problema: el cuello de botella de von Neumann. El cómputo (CPU/GPU) y la memoria están físicamente separados. Cada operación de una red neuronal requiere que los datos vayan y vengan — pesos, activaciones, cachés KV en los transformers.
Este movimiento de datos es extraordinariamente costoso comparado con las operaciones matemáticas en sí:
En las estimaciones de energía de Horowitz, muy citadas (ISSCC 2014, proceso de unos 45 nm), leer una palabra de 32 bits de la DRAM cuesta mucho más de 100 veces la energía de una multiplicación en coma flotante de 32 bits. Cuando los pesos del modelo deben transmitirse desde la DRAM, el movimiento de datos puede representar buena parte de la energía de una carga de inferencia, aunque la proporción varía según el modelo, el hardware y el nodo de proceso. CPU/GPU más rápidas no ayudan si el bus de memoria es la pared.
Para la IA en dispositivo en teléfonos, portátiles y dispositivos de borde que funcionan con batería, este cuello de botella es el principal obstáculo para prolongar el tiempo de inferencia sin agotar la batería.
Operation | Energy cost | Relative |
|---|---|---|
| Acceso a DRAM de 32 bits | 500+ pJ | >130× más que una multiplicación flotante de 32 bits |
| Acceso a SRAM en chip de 32 bits | ~5 pJ | ~1,4× una multiplicación flotante de 32 bits |
| Multiplicación en coma flotante de 32 bits | ~3.7 pJ | referencia (1×) |
Cómo la informática en memoria ataca el problema
La informática en memoria (también llamada procesamiento en memoria o PIM) resuelve esto trasladando el cómputo al propio arreglo de memoria. En lugar de cargar pesos y activaciones en una ALU separada, la operación MAC ocurre directamente en el crossbar de celdas de memoria.
Cómo funciona:
- Los pesos de la red neuronal se almacenan como celdas MRAM (u otra memoria compatible con el analógico).
- Las activaciones de entrada se aplican como voltajes de fila.
- Las propiedades analógicas del arreglo de memoria calculan la multiplicación matriz-vector en una sola pasada — la operación central en la inferencia de transformers.
- Los resultados se leen y se cuantizan de vuelta a digital.
Dónde está MRAM hoy
Artículo de Samsung SAIT en Nature (enero de 2022):
- Demostración publicada de un arreglo crossbar MRAM de 64×64 realizando informática en memoria.
- Precisión alcanzada (resumen de Nature): 93,23% en dígitos manuscritos MNIST (referencia por software 95,24%) y 93,4% en detección de rostros; una red VGG-8 de ocho capas emulada alcanzó 98,86% (referencia por software 99,28%).
- Eficiencia energética: confirmada direccionalmente como beneficiada por eliminar el movimiento de datos, pero la reducción de potencia cuantificada específica frente a la DRAM no se reveló en los materiales públicos.
- Limitación: Altamente especializada para tareas clásicas de ML (clasificación de dígitos, detección de objetos). Aún no demostrada en inferencia de transformers grandes.
- Chip de borde MRAM PNM de SemiFive + ICYTech (mayo de 2026):
- Logró con éxito el tape-out en Samsung Foundry 8nm (8LPU) con MRAM integrada.
- Tape-out = diseño enviado a fabricación. El silicio aún no ha regresado, no se han publicado benchmarks y el producto no se ha enviado.
- Capacidad afirmada: Inferencia en dispositivo para modelos de hasta 2 mil millones de parámetros sin conectividad de red.
- Objetivo: Resumen de texto, traducción y razonamiento conversacional en IA de borde, robots humanoides y automoción.
- La primera comercialización se dirige a Asia; no se anunció cronograma para Norteamérica.
MRAM vs HBM vs DRAM vs LPDDR5: Compensaciones
Lo que MRAM ofrece y HBM no:
- No volatilidad: los pesos sobreviven al apagado, permitiendo inferencia instantánea sin recargar desde el disco.
- Consumo de refresco cero: elimina la sobrecarga de corriente en espera.
- Integración directa en el die: no se requiere un encapsulado de memoria separado.
- Adecuada para nodos de borde y wearables de alimentación intermitente.
- Lo que HBM ofrece y MRAM (por ahora) no:
- Ancho de banda mucho mayor: la especificación JEDEC de HBM4 permite hasta unos 2 TB/s por pila, frente al ancho de banda integrado de MRAM (no publicado).
- Densidad probada a escala para entrenar modelos grandes.
- Sin dependencia de la integración especializada del proceso MTJ.
- Disponible hoy en aceleradores de IA de producción.
Memory Type | Peak Bandwidth | Non-Volatile | Standby Power | Form Factor | Best For | Status for AI |
|---|---|---|---|---|---|---|
| HBM4 (High Bandwidth Memory) | Hasta ~2 TB/s por pila (especificación JEDEC) | No | Alto (refresco) | Apilada sobre interposer | Entrenamiento de IA, inferencia de gama alta | Producción, probada a escala |
| LPDDR5X (DRAM móvil) | Varía según el dispositivo y el ancho de bus | No | Requiere refresco (existen modos de autorrefresco de bajo consumo) | Encapsulado wirebonded | IA de borde, inferencia móvil | Estándar actual para teléfonos/tablets |
| MRAM (eMRAM integrada) | Aún no publicado | Sí | Casi nulo | Integrada en el die del SoC | IA de borde siempre activa, cargas especializadas | R&D, tape-out (mayo 2026), aún no de consumo |
| DRAM estándar | Varía según el módulo y el número de canales | No | Medio (refresco) | DIMM, SO-DIMM | Computación general, inferencia en escritorio | Producción, en todas partes |
En resumen: MRAM y HBM no son competidores hoy. HBM apunta a aceleradores de IA de alto ancho de banda (GPU, TPU en centros de datos). MRAM apunta a la inferencia de borde y al cómputo en memoria especializado, donde la no volatilidad y la integración en el SoC importan más que el ancho de banda bruto.
La alternativa de software: compresión de caché KV con TurboQuant
Mientras los investigadores de hardware trabajan en la informática en memoria con MRAM, los ingenieros de software atacan el cuello de botella de memoria desde otro ángulo: la compresión.
Google TurboQuant (ICLR 2026, publicado en marzo de 2026):
- Según Google Research, TurboQuant comprime la caché KV (clave-valor) en la inferencia de transformers a 3 bits — frente a los típicos formatos de 16 o 8 bits.
- Reducción de al menos 6× en la huella de memoria de la caché KV (Google Research, en tareas de aguja en un pajar). En inferencia de contexto largo, la caché KV puede ocupar una parte grande de la memoria.
- Sin pérdida de precisión reportada por Google en sus propios benchmarks, incluidas las evaluaciones de aguja en un pajar (recuperación de contexto largo); el artículo en arXiv reporta neutralidad de calidad con 3,5 bits por canal.
- Hasta 8× de aceleración en el cálculo de logits de atención en GPU H100 (TurboQuant de 4 bits frente a claves de 32 bits sin cuantizar), según Google Research; no es una aceleración de extremo a extremo.
- Según Google Research, no requiere entrenamiento ni fine-tuning. Usarlo en una tubería de inferencia existente sigue requiriendo una implementación en alguna biblioteca.
- Cómo funciona: Proceso en dos etapas — PolarQuant (cuantización en coordenadas polares usando centroides de Lloyd-Max) + QJL (transformada de Johnson-Lindenstrauss cuantizada, que añade corrección de errores para preservar la precisión del producto interno en compresión extrema).
- Existen implementaciones de la comunidad; en las fuentes que consultamos, la entrada del blog de Google no enlaza código oficial. Las cifras anteriores las reporta Google Research; los ratios de compresión difieren entre las implementaciones de la comunidad.
- Por qué importa: La reducción de memoria puramente por software no requiere hardware nuevo y podría ayudar a los dispositivos actuales en cuanto una biblioteca de inferencia la admita. Es una respuesta pragmática al cuello de botella de memoria mientras MRAM madura.
Si MRAM llega a dispositivos de consumo
La adopción de MRAM en smartphones y PC de consumo remodelaría la IA en dispositivo de tres maneras:
- Inferencia instantánea: El teléfono arranca, los pesos del modelo de IA ya están en la MRAM no volátil del SoC, sin necesidad de recargar desde el almacenamiento. Inicio instantáneo para asistentes de voz, traducción en tiempo real y razonamiento en dispositivo.
- Mayor duración de la batería: Sin drenaje por refresco en espera en el subsistema de memoria. Para funciones de IA siempre activas (escucha en segundo plano, análisis que preservan la privacidad), el ahorro energético es multiplicativo.
- Modelos más grandes con el mismo presupuesto de energía: Si la informática en memoria ofrece una mejora de eficiencia energética suficiente frente a LPDDR5 con cómputo separado, los teléfonos podrían, en principio, ejecutar modelos más grandes en el dispositivo con el mismo presupuesto de batería. Es especulativo; no se ha verificado una mejora así en ningún producto comercial.
Cronograma y perspectiva honesta
Lo que está documentado (hojas de ruta y anuncios de las empresas, que pueden cambiar):
- Lo que NO está confirmado:
- No hemos encontrado ningún anuncio de integración de MRAM por parte de grandes fabricantes de smartphones o SoC (como Apple, Qualcomm, MediaTek).
- Las especificaciones de ancho de banda y densidad de MRAM para la escala de VRAM de consumo (8–16 GB) no están disponibles públicamente.
- Las mejoras de eficiencia energética para la inferencia de modelos grandes (30B+) no se han medido en silicio.
- La paridad de costo con LPDDR5 o HBM no figura en ninguna hoja de ruta publicada.
- Cronograma realista (estimación editorial, no una hoja de ruta de fabricantes):
- 2026–2028: SoC de IA de borde (robots, automoción, IoT) con pequeñas unidades de cómputo en memoria MRAM. Modelos limitados a escala de 2B. Despliegue primero en Asia.
- 2028–2030: Posible integración en smartphones como caché no volátil o mosaico acelerador de IA especializado (no como reemplazo de la memoria principal).
- 2030+: El despliegue masivo en teléfonos de consumo como reemplazo de la DRAM requeriría resolver desafíos de densidad, ancho de banda y costo que aún no están resueltos. No lo esperamos antes de 2031–2035.
Year | Milestone | Status |
|---|---|---|
| 2019 | Samsung anuncia envíos comerciales de eMRAM a 28nm FD-SOI | Anunciado (Samsung, marzo de 2019) |
| 2024 | Producción de eMRAM de 14nm de Samsung | Objetivo de la hoja de ruta (anuncio de 2023) |
| 2026 | Producción de eMRAM de 8nm de Samsung; tape-out de SemiFive/ICYTech | Objetivo de la hoja de ruta; tape-out anunciado (mayo 2026) |
| 2027 | Proceso de eMRAM de 5nm de Samsung disponible (hoja de ruta) | Objetivo anunciado |
| 2028–2029 | Posibles primeros SoC de IA de borde con cómputo en memoria MRAM enviándose (SemiFive, otros) | Plausible pero no confirmado |
| 2029–2031 | Posible integración de MRAM en smartphones de consumo (caché no volátil o die de IA especializado) | Especulativo |
Preguntas frecuentes
¿Está MRAM disponible para comprar ya para mi PC o teléfono?
No. MRAM está en producción en varios proveedores, por ejemplo para productos industriales y de centros de datos (consulta el Form 8-K de Everspin citado arriba). Para la IA de consumo, sigue siendo solo R&D. El chip de SemiFive/ICYTech sigue en fase de tape-out — el silicio aún no ha regresado ni se ha evaluado. El despliegue de consumo está realistamente a 3-5+ años.
¿MRAM reemplazará la VRAM de mi GPU?
Improbable a corto plazo. MRAM destaca en bajo consumo en espera y no volatilidad, que importan en dispositivos de borde limitados por batería. HBM resuelve un problema distinto: máximo ancho de banda para el entrenamiento en centros de datos y la inferencia de lotes grandes. Para teléfonos de consumo e IA de borde especializada, MRAM podría convertirse en un componente (caché integrada o mosaico acelerador). La VRAM de una GPU de gaming o un acelerador de centro de datos seguirá siendo HBM o GDDR en el futuro previsible.
¿Cuál es la diferencia entre informática en memoria y base de datos vectorial?
Son capas diferentes. Las bases de datos vectoriales almacenan embeddings y los recuperan por similitud (usadas en tuberías RAG). La informática en memoria realiza la operación central de la red neuronal (multiplicación matriz-vector) dentro de la propia memoria, eliminando el transporte de datos. Podrías usar ambas juntas: cómputo en memoria para el motor de inferencia y una base de datos vectorial para la recuperación.
¿Puedo usar la compresión TurboQuant en mi LLM local que ejecuto hoy?
Aún no en las bibliotecas de inferencia principales, pero existen implementaciones de la comunidad. TurboQuant es trabajo académico (ICLR 2026). No hemos encontrado compatibilidad confirmada con TurboQuant en Ollama ni en LM Studio, y la entrada del blog de Google no enlaza código oficial; consulta GitHub para implementaciones de la comunidad, cuyos ratios de compresión y precisión varían. La idea central — cuantizar agresivamente la caché KV — es reproducible en código de inferencia personalizado.
¿MRAM funciona con transformers?
Samsung lo demostró en tareas clásicas de ML (clasificación de dígitos, detección de rostros). La inferencia a escala de transformers (modelos de 7B+) en cómputo en memoria MRAM no se ha publicado. Es plausible pero no probado. El chip de SemiFive afirma una capacidad de 2B parámetros; tendremos benchmarks reales cuando el silicio regrese y se envíe.
¿Es MRAM lo mismo que 3D XPoint (Intel Optane)?
No. 3D XPoint era una tecnología de memoria de clase almacenamiento desarrollada por Intel y Micron (ahora descontinuada). MRAM almacena los datos de forma magnética; 3D XPoint funciona con un mecanismo distinto. Ambas apuntan al mismo espacio de problema — almacenamiento rápido, duradero y no volátil — pero usan enfoques diferentes.
¿Cuánta energía ahorra MRAM comparada con DRAM?
En espera: MRAM es no volátil y no necesita refresco, por lo que evita la energía de refresco que consume la DRAM; no hemos encontrado una cifra por gigabyte independiente del fabricante, y el ahorro depende del dispositivo y la capacidad. En inferencia activa con cómputo en memoria: el artículo de Samsung en Nature presenta la informática analógica en memoria como un enfoque potencialmente de bajo consumo, pero no hemos encontrado en él un ahorro cuantificado frente a la DRAM. Las cifras de silicio comercial llegarán cuando un producto se envíe y se evalúe de forma independiente.
¿MRAM reemplazará a DRAM?
No como memoria principal en el futuro previsible. Las fortalezas de MRAM son la no volatilidad y la ausencia de energía de refresco, que encajan con cachés integradas y aceleradores de borde de bajo consumo. DRAM y HBM aún mantienen ventajas en densidad, ancho de banda y costo por bit. El papel realista de MRAM es el de un mosaico no volátil complementario o una unidad de cómputo en memoria, no un reemplazo de la DRAM.
¿Resolvió Qualcomm el cuello de botella de memoria en 2026?
Qualcomm presentó HBC (High-Bandwidth Compute) bajo su marca Dragonfly en su Investor Day de 2026: un diseño near-memory que une cómputo y memoria en silicio apilado en 3D, y Qualcomm afirma un ancho de banda por vatio unas 6 veces superior al de HBM y una capacidad por vatio 200 veces superior a la de SRAM (cifras del fabricante, no verificadas de forma independiente). Meta firmó un acuerdo de varias generaciones para usar la CPU de servidor Dragonfly C1000; en las fuentes que revisamos, Qualcomm no ha nombrado clientes para los aceleradores AI250 y AI300 que usan HBC. Tres distinciones siguen importando: HBC es near-memory (cómputo junto a la memoria), no cómputo en memoria con MRAM (cómputo dentro de la matriz de memoria); apunta a aceleradores de IA para centros de datos, no a teléfonos; y el muestreo comercial de la primera generación de HBC (AI250) se espera para mediados de 2027 y el de HBC Gen 2 (AI300) para 2028, así que no se ha enviado nada. Es un enfoque distinto para el mismo problema del muro de memoria, no un avance de MRAM.
Lecturas relacionadas
- Cuánta VRAM para LLM locales — Dimensionamiento de DRAM frente a VRAM para inferencia en dispositivo hoy.
- Mejores GPU para LLM locales — Opciones de hardware actuales mientras se espera la madurez de MRAM.
- Cuantización de LLM explicada — Entender Q3, Q4, Q5 y cómo la compresión reduce la huella de memoria.
- Soluciones al cuello de botella de memoria de LLM locales — Gestión de caché KV, optimización de inferencia y enfoques de software actuales.
- Memoria unificada de Apple Silicon para LLM locales — Alternativa a la VRAM de GPU discreta: arquitectura que refleja en parte los beneficios del cómputo en memoria.
Fuentes
- Samsung Newsroom: Samsung Electronics Starts Commercial Shipment of eMRAM Product Based on 28nm FD-SOI Process -- comunicado de prensa, 6 de marzo de 2019
- EE Journal: Ainekko Merges with Veevx (comunicado de la empresa) -- anuncio de la fusión, principios de 2026
- MRAM-Info: SEMIFIVE e ICY Tech completan el tape-out de un SoC de IA de borde con eMRAM de Samsung de 8nm -- tape-out en Samsung Foundry 8nm (8LPU) con MRAM integrada, publicado el 8 de mayo de 2026
- Nature: A crossbar array of magnetoresistive memory devices for in-memory computing (Jung et al., 2022) -- crossbar MRAM de 64×64, MNIST 93,23%, detección de rostros 93,4%
- Resultados de Everspin del 3T 2026 (SEC Form 8-K) -- ingresos de 20,6 M$ frente a 14,1 M$; ventas de producto MRAM de 16,9 M$ frente a 12,7 M$
- Resultados de Everspin del 2T 2026 (SEC Form 8-K) -- contrato de 40 M$ con un contratista principal de EE. UU.
- arXiv:2504.19874: TurboQuant, Online Vector Quantization with Near-optimal Distortion Rate -- cuantización de la caché KV; neutralidad de calidad con 3,5 bits por canal
- StorageReview: Qualcomm presenta su hoja de ruta Dragonfly para centros de datos -- afirmaciones de HBC sobre ancho de banda y capacidad, fechas de muestreo de AI250 y AI300, acuerdo de Meta por la CPU C1000
- Horowitz, "Computing's energy problem (and what we can do about it)", ISSCC 2014 -- energía aproximada por operación a 45 nm: acceso a SRAM, acceso a DRAM, multiplicación en coma flotante
- Google Research: TurboQuant, redefining AI efficiency with extreme compression -- caché KV de 3 bits, reducción de memoria de al menos 6x, aceleración de logits de atención de hasta 8x en H100 (datos del fabricante)
- MRAM-Info: Samsung on track to start 14 nm eMRAM production by the end of 2024, 8 nm by 2026 and 5 nm by 2027 -- objetivos de la hoja de ruta de Samsung Foundry (anuncio de 2023)
- StorageNewsletter: JEDEC and Industry Leaders Collaborate to Release JESD270-4 HBM4 Standard -- HBM4: hasta 2 TB/s con una interfaz de 2048 bits
- EE Times Asia: SEMIFIVE, ICY Tech Achieve Successful Tape-out of 8nm eMRAM-Based Edge AI SoC -- afirmación de las empresas: inferencia en el dispositivo para modelos de hasta 2B de parámetros