O que é MRAM?
A MRAM armazena dados usando propriedades magnéticas em vez de carga elétrica (como a DRAM) ou elétrons aprisionados (como a Flash). A unidade central é uma junção de túnel magnético (MTJ): uma fina camada isolante posicionada entre duas camadas magnéticas. Uma pequena corrente ajusta a junção para resistência alta ou baixa — alta = "1", baixa = "0".
Propriedades principais:
- Não-volátil: Os dados persistem sem energia. Nenhum ciclo de refresh é necessário.
- Endereçável por byte: Como a DRAM, bytes individuais podem ser lidos/escritos. Diferente da Flash (baseada em página).
- Sem energia de refresh: A DRAM precisa ser atualizada continuamente para manter os dados, o que consome energia em espera. A MRAM é não volátil e não precisa de refresh.
- Alta durabilidade: Os fabricantes relatam uma durabilidade de escrita muito acima da NAND Flash e, em alguns tipos de MRAM, próxima à da DRAM; os valores exatos variam conforme o produto, então consulte o datasheet do fabricante.
- Integração de processo: A Samsung e outras fundições conseguem incorporar a MRAM diretamente nos dies de lógica; no caso da Samsung, a eMRAM em 28nm FD-SOI está documentada em Fontes, e os nós menores são metas do roadmap.
O gargalo de memória em IA em dispositivo
A inferência de IA moderna é dominada por um único problema: o gargalo de von Neumann. A computação (CPU/GPU) e a memória são fisicamente separadas. Cada operação da rede neural exige que os dados vão e voltem — pesos, ativações, caches KV nos transformers.
Essa movimentação de dados é extraordinariamente cara em comparação com a matemática em si:
Nas estimativas de energia de Horowitz, muito citadas (ISSCC 2014, processo de cerca de 45 nm), ler uma palavra de 32 bits da DRAM custa bem mais de 100 vezes a energia de uma multiplicação de ponto flutuante de 32 bits. Quando os pesos do modelo precisam ser transmitidos da DRAM, a movimentação de dados pode responder por boa parte da energia de uma carga de inferência, embora a proporção varie conforme o modelo, o hardware e o nó de processo. CPUs/GPUs mais rápidas não ajudam se o barramento de memória for a parede.
Para IA em dispositivo em celulares, notebooks e dispositivos de borda funcionando a bateria, esse gargalo é o principal obstáculo para um tempo de inferência mais longo sem esgotar a bateria.
Operation | Energy cost | Relative |
|---|---|---|
| Acesso à DRAM de 32 bits | 500+ pJ | >130× mais que uma multiplicação de ponto flutuante de 32 bits |
| Acesso à SRAM on-chip de 32 bits | ~5 pJ | ~1,4× uma multiplicação de ponto flutuante de 32 bits |
| Multiplicação de ponto flutuante de 32 bits | ~3,7 pJ | referência (1×) |
Como a computação em memória ataca o problema
A computação em memória (também chamada de processamento em memória ou PIM) resolve isso movendo a computação para dentro do próprio array de memória. Em vez de carregar pesos e ativações em uma ALU separada, a operação MAC acontece diretamente no crossbar de células de memória.
Como funciona:
- Os pesos da rede neural são armazenados como células MRAM (ou outra memória compatível com processamento analógico).
- As ativações de entrada são aplicadas como tensões de linha.
- As propriedades analógicas do array de memória calculam a multiplicação matriz-vetor em uma única passagem — a operação central na inferência de transformers.
- Os resultados são lidos e requantizados de volta para digital.
Onde MRAM está hoje
Artigo da Samsung SAIT na Nature (janeiro de 2022):
- Demonstração publicada de um array crossbar MRAM de 64×64 realizando computação em memória.
- Acurácia alcançada (resumo da Nature): 93,23% em dígitos manuscritos MNIST (referência em software 95,24%) e 93,4% em detecção de rostos; uma rede VGG-8 de oito camadas emulada atingiu 98,86% (referência em software 99,28%).
- Eficiência energética: confirmada direcionalmente como beneficiada pela eliminação da movimentação de dados, mas a redução específica de energia quantificada frente à DRAM não foi divulgada em materiais públicos.
- Limitação: Altamente especializada para tarefas clássicas de ML (classificação de dígitos, detecção de objetos). Ainda não demonstrada em inferência de transformers de grande porte.
- Chip de borda MRAM PNM da SemiFive + ICYTech (maio de 2026):
- Alcançou com sucesso o tape-out na Samsung Foundry 8nm (8LPU) com MRAM embarcada.
- Tape-out = design submetido para fabricação. O silício ainda não retornou, benchmarks não foram publicados e o produto não foi enviado.
- Capacidade alegada: Inferência em dispositivo para modelos de até 2 bilhões de parâmetros sem conectividade de rede.
- Alvo: Sumarização de texto, tradução, raciocínio conversacional em IA de borda, robôs humanoides, automotivo.
- A primeira comercialização é voltada para a Ásia; nenhum cronograma norte-americano foi anunciado.
MRAM vs HBM vs DRAM vs LPDDR5: Trade-offs
O que a MRAM oferece que a HBM não oferece:
- Não-volatilidade: os pesos sobrevivem ao desligamento, permitindo inferência instantânea sem recarregar do disco.
- Consumo de refresh zero: elimina a sobrecarga de corrente em espera.
- Integração direta no die: nenhum encapsulamento de memória separado é necessário.
- Adequada para nós de borda alimentados intermitentemente e wearables.
- O que a HBM oferece que a MRAM (atualmente) não oferece:
- Largura de banda muito maior: a especificação JEDEC da HBM4 permite até cerca de 2 TB/s por pilha, frente à largura de banda embarcada da MRAM (não publicada).
- Densidade comprovada em escala para treinar modelos grandes.
- Sem dependência de integração de processo MTJ especializada.
- Disponível hoje em aceleradores de IA em produção.
Memory Type | Peak Bandwidth | Non-Volatile | Standby Power | Form Factor | Best For | Status for AI |
|---|---|---|---|---|---|---|
| HBM4 (High Bandwidth Memory) | Até ~2 TB/s por pilha (especificação JEDEC) | Não | Alto (refresh) | Empilhada em interposer | Treinamento de IA, inferência de alto desempenho | Em produção, comprovada em escala |
| LPDDR5X (DRAM móvel) | Varia conforme o dispositivo e a largura do barramento | Não | Requer refresh (existem modos de self-refresh de baixo consumo) | Encapsulamento wirebonded | IA de borda, inferência móvel | Padrão atual para celulares/tablets |
| MRAM (eMRAM embarcada) | Ainda não publicada | Sim | Próximo de zero | Embarcada no die do SoC | IA de borda always-on, cargas especializadas | P&D, tape-out (maio de 2026), ainda não de consumo |
| DRAM padrão | Varia conforme o módulo e o número de canais | Não | Médio (refresh) | DIMM, SO-DIMM | Computação geral, inferência em desktops | Em produção, em todo lugar |
Resumo: MRAM e HBM não são concorrentes hoje. A HBM tem como alvo aceleradores de IA de alta largura de banda (GPUs, TPUs em data centers). A MRAM tem como alvo inferência de borda e computação em memória especializada, onde a não-volatilidade e a integração no SoC importam mais do que a largura de banda bruta.
A alternativa de software: compressão de cache KV com TurboQuant
Enquanto pesquisadores de hardware trabalham na computação em memória com MRAM, engenheiros de software atacam o gargalo de memória por outro ângulo: compressão.
Google TurboQuant (ICLR 2026, publicado em março de 2026):
- Segundo o Google Research, o TurboQuant comprime o cache KV (chave-valor) na inferência de transformers para 3 bits — abaixo dos formatos típicos de 16 bits ou 8 bits.
- Redução de pelo menos 6× na pegada de memória do cache KV (Google Research, em tarefas de agulha no palheiro). Em inferência de contexto longo, o cache KV pode ocupar uma grande parte da memória.
- Nenhuma perda de acurácia relatada pelo Google nos próprios benchmarks, incluindo avaliações de agulha no palheiro (recuperação de contexto longo); o artigo no arXiv relata neutralidade de qualidade com 3,5 bits por canal.
- Até 8× de aceleração no cálculo dos logits de atenção em GPUs H100 (TurboQuant de 4 bits vs chaves de 32 bits sem quantização), segundo o Google Research; não é uma aceleração de ponta a ponta.
- Segundo o Google Research, não é necessário treinamento nem fine-tuning. Usá-lo em um pipeline de inferência existente ainda exige uma implementação em alguma biblioteca.
- Como funciona: Processo em dois estágios — PolarQuant (quantização em coordenadas polares usando centroides de Lloyd-Max) + QJL (transformada de Johnson-Lindenstrauss quantizada, adiciona correção de erro para preservar a acurácia do produto interno em compressão extrema).
- Existem implementações da comunidade; nas fontes que consultamos, a postagem do blog do Google não aponta para código oficial. Os números acima são relatados pelo Google Research; as taxas de compressão diferem entre as implementações da comunidade.
- Por que isso importa: A redução de memória apenas por software não exige hardware novo e poderia ajudar os dispositivos atuais assim que uma biblioteca de inferência a suportar. É uma resposta pragmática ao gargalo de memória enquanto a MRAM amadurece.
Se MRAM chegar aos dispositivos de consumo
A adoção da MRAM em smartphones e PCs de consumo remodelaria a IA em dispositivo de três formas:
- Inferência instantânea: O celular liga, os pesos do modelo de IA já estão na MRAM não-volátil do SoC, sem necessidade de recarregar do armazenamento. Início instantâneo para assistentes de voz, tradução em tempo real e raciocínio no dispositivo.
- Maior autonomia de bateria: Sem consumo de refresh em espera no subsistema de memória. Para recursos de IA always-on (escuta em segundo plano, análises que preservam a privacidade), a economia de energia é multiplicativa.
- Modelos maiores no mesmo orçamento de energia: Se a computação em memória entregar um ganho de eficiência energética grande o bastante frente à separação LPDDR5 + computação, os celulares poderiam, em princípio, rodar modelos maiores no dispositivo com o mesmo orçamento de bateria. Isso é especulativo; nenhum ganho assim foi verificado em um produto comercial.
Cronograma e perspectiva honesta
O que está documentado (roadmaps e anúncios das empresas, que podem mudar):
- O que NÃO está confirmado:
- Não encontramos nenhum anúncio de integração de MRAM por grandes fabricantes de smartphones ou SoCs (como Apple, Qualcomm, MediaTek).
- As especificações de largura de banda e densidade da MRAM para escala de VRAM de consumo (8–16 GB) não estão disponíveis publicamente.
- Os ganhos de eficiência energética para inferência de modelos grandes (30B+) não foram medidos em silício.
- A paridade de custo com LPDDR5 ou HBM não está em nenhum roadmap publicado.
- Cronograma realista (estimativa editorial, não um roadmap de fabricantes):
- 2026–2028: SoCs de IA de borda (robôs, automotivo, IoT) com pequenas unidades de computação em memória MRAM. Modelos limitados na escala de 2B. Implantação com prioridade na Ásia.
- 2028–2030: Possível integração em smartphones como cache não-volátil ou bloco acelerador de IA especializado (não como substituição da memória principal).
- 2030+: A implantação mainstream em celulares de consumo como substituta da DRAM exigiria resolver desafios de densidade, largura de banda e custo que ainda não foram resolvidos. Não a esperamos antes de 2031–2035.
Year | Milestone | Status |
|---|---|---|
| 2019 | Samsung anuncia remessas comerciais de eMRAM em 28nm FD-SOI | Anunciado (Samsung, março de 2019) |
| 2024 | Produção de eMRAM 14nm da Samsung | Meta do roadmap (anúncio de 2023) |
| 2026 | Produção de eMRAM 8nm da Samsung; tape-out da SemiFive/ICYTech | Meta do roadmap; tape-out anunciado (maio de 2026) |
| 2027 | Processo de eMRAM 5nm da Samsung disponível (roadmap) | Meta anunciada |
| 2028–2029 | Possíveis primeiros SoCs de IA de borda com computação em memória MRAM sendo enviados (SemiFive, outras) | Plausível, mas não confirmado |
| 2029–2031 | Possível integração de MRAM em smartphones de consumo (cache não-volátil ou die de IA especializado) | Especulativo |
Perguntas frequentes
A MRAM está disponível para comprar agora para meu PC ou celular?
Não. A MRAM está em produção em vários fornecedores, por exemplo para produtos industriais e de data center (veja o Form 8-K da Everspin citado acima). Para IA de consumo, ainda está apenas em P&D. O chip da SemiFive/ICYTech continua em estágio de tape-out — o silício ainda não retornou nem foi avaliado. A implantação de consumo está realistamente a 3–5+ anos.
A MRAM vai substituir a VRAM da minha GPU?
Improvável no curto prazo. A MRAM se destaca em baixo consumo em espera e não-volatilidade, o que importa em dispositivos de borda limitados por bateria. A HBM resolve um problema diferente: largura de banda máxima para treinamento em data center e inferência de grandes lotes. Para celulares de consumo e IA de borda especializada, a MRAM pode se tornar um componente (cache embarcado ou bloco acelerador). A VRAM de uma GPU de jogos ou de um acelerador de data center continuará sendo HBM ou GDDR no futuro previsível.
Qual a diferença entre computação em memória e banco de dados vetorial?
São camadas diferentes. Bancos de dados vetoriais armazenam embeddings e os recuperam por similaridade (usados em pipelines de RAG). A computação em memória executa a operação central da rede neural (multiplicação matriz-vetor) dentro da própria memória, eliminando a transferência de dados. Você poderia usar ambos juntos: computação em memória para o motor de inferência, banco de dados vetorial para a recuperação.
Posso usar a compressão TurboQuant no meu LLM local rodando hoje?
Ainda não nas bibliotecas de inferência mainstream, mas existem implementações da comunidade. O TurboQuant é um trabalho acadêmico (ICLR 2026). Não encontramos suporte confirmado ao TurboQuant no Ollama nem no LM Studio, e a postagem do blog do Google não aponta para código oficial; verifique o GitHub em busca de implementações da comunidade, cujas taxas de compressão e acurácia variam. A ideia central — quantizar agressivamente o cache KV — é reproduzível em código de inferência personalizado.
A MRAM funciona com transformers?
A Samsung a demonstrou em tarefas clássicas de ML (classificação de dígitos, detecção facial). A inferência em escala de transformer (modelos de 7B+) em computação em memória MRAM ainda não foi publicada. É plausível, mas não comprovada. O chip da SemiFive alega capacidade de 2B parâmetros; teremos benchmarks reais quando o silício retornar e for enviado.
A MRAM é o mesmo que 3D XPoint (Intel Optane)?
Não. O 3D XPoint era uma tecnologia de memória classe de armazenamento desenvolvida pela Intel e pela Micron (agora descontinuada). A MRAM armazena dados magneticamente; o 3D XPoint funciona com um mecanismo diferente. Ambas miram o mesmo espaço de problema — armazenamento rápido, durável e não-volátil — mas usam abordagens diferentes.
Quanta energia a MRAM economiza em comparação com a DRAM?
Em espera: a MRAM é não volátil e não precisa de refresh, evitando a energia de refresh que a DRAM consome; não encontramos um valor por gigabyte independente de fabricantes, e a economia depende do dispositivo e da capacidade. Para inferência ativa com computação em memória: o artigo da Samsung na Nature apresenta a computação analógica em memória como uma abordagem potencialmente de baixo consumo, mas não encontramos nele uma economia quantificada em relação à DRAM. Números de silício comercial virão quando um produto for enviado e avaliado de forma independente.
A MRAM vai substituir a DRAM?
Não como memória principal no futuro previsível. As forças da MRAM são a não volatilidade e a ausência de energia de refresh, que se adequam a caches embarcados e aceleradores de borda de baixo consumo. DRAM e HBM ainda mantêm vantagens em densidade, largura de banda e custo por bit. O papel realista da MRAM é ser um bloco não volátil complementar ou uma unidade de computação em memória, não uma substituta da DRAM.
A Qualcomm resolveu o gargalo de memória em 2026?
A Qualcomm apresentou o HBC (High-Bandwidth Compute) sob a marca Dragonfly em seu Investor Day de 2026: um design near-memory que une computação e memória em silício empilhado em 3D, com a Qualcomm afirmando cerca de 6 vezes mais largura de banda por watt do que a HBM e 200 vezes mais capacidade por watt do que a SRAM (números do fabricante, não verificados de forma independente). A Meta assinou um acordo de várias gerações para usar a CPU de servidor Dragonfly C1000; nas fontes que verificamos, a Qualcomm não nomeou clientes para os aceleradores AI250 e AI300 que usam HBC. Três distinções continuam importantes: o HBC é near-memory (computação ao lado da memória), não computação em memória com MRAM (computação dentro do array de memória); ele mira aceleradores de IA de data center, não celulares; e a amostragem comercial da primeira geração do HBC (AI250) é esperada para meados de 2027 e a do HBC Gen 2 (AI300) para 2028, então nada foi enviado. É uma abordagem diferente para o mesmo problema da muralha de memória, não um avanço da MRAM.
Leitura relacionada
- Quanta VRAM para LLMs locais — Dimensionamento de DRAM vs VRAM para inferência em dispositivo hoje.
- Melhores GPUs para LLMs locais — Opções de hardware atuais enquanto se aguarda a maturidade da MRAM.
- Quantização de LLM explicada — Entendendo Q3, Q4, Q5 e como a compressão reduz a pegada de memória.
- Soluções para o gargalo de memória de LLMs locais — Gerenciamento de cache KV, otimização de inferência e abordagens de software atuais.
- Memória unificada Apple Silicon para LLMs locais — Alternativa à VRAM de GPU dedicada: arquitetura que espelha em parte os benefícios da computação em memória.
Fontes
- Samsung Newsroom: Samsung Electronics Starts Commercial Shipment of eMRAM Product Based on 28nm FD-SOI Process -- comunicado à imprensa, 6 de março de 2019
- EE Journal: Ainekko Merges with Veevx (comunicado da empresa) -- anúncio da fusão, início de 2026
- MRAM-Info: SEMIFIVE e ICY Tech concluem o tape-out de um SoC de IA de borda com eMRAM Samsung de 8nm -- tape-out na Samsung Foundry 8nm (8LPU) com MRAM embarcada, publicado em 8 de maio de 2026
- Nature: A crossbar array of magnetoresistive memory devices for in-memory computing (Jung et al., 2022) -- crossbar MRAM de 64×64, MNIST 93,23%, detecção de rostos 93,4%
- Resultados da Everspin do 3T 2026 (SEC Form 8-K) -- receita de US$ 20,6 milhões ante US$ 14,1 milhões; vendas de produtos MRAM de US$ 16,9 milhões ante US$ 12,7 milhões
- Resultados da Everspin do 2T 2026 (SEC Form 8-K) -- contrato de US$ 40 milhões com um contratante principal dos EUA
- arXiv:2504.19874: TurboQuant, Online Vector Quantization with Near-optimal Distortion Rate -- quantização do cache KV; neutralidade de qualidade com 3,5 bits por canal
- StorageReview: Qualcomm apresenta o roteiro Dragonfly para data centers -- alegações do HBC sobre largura de banda e capacidade, datas de amostragem do AI250 e AI300, acordo da Meta pela CPU C1000
- Horowitz, "Computing's energy problem (and what we can do about it)", ISSCC 2014 -- energia aproximada por operação em 45 nm: acesso à SRAM, acesso à DRAM, multiplicação de ponto flutuante
- Google Research: TurboQuant, redefining AI efficiency with extreme compression -- cache KV de 3 bits, redução de memória de pelo menos 6x, aceleração de logits de atenção de até 8x na H100 (dados do fabricante)
- MRAM-Info: Samsung on track to start 14 nm eMRAM production by the end of 2024, 8 nm by 2026 and 5 nm by 2027 -- metas do roadmap da Samsung Foundry (anúncio de 2023)
- StorageNewsletter: JEDEC and Industry Leaders Collaborate to Release JESD270-4 HBM4 Standard -- HBM4: até 2 TB/s com interface de 2048 bits
- EE Times Asia: SEMIFIVE, ICY Tech Achieve Successful Tape-out of 8nm eMRAM-Based Edge AI SoC -- alegação das empresas: inferência no dispositivo para modelos de até 2B de parâmetros