Key Takeaways
- عرض النطاق الترددي للذاكرة، وليس TOPS، هو الاختناق في مرحلة فك تشفير استدلال الذكاء الاصطناعي. الصيغة: رموز/ثانية ≈ عرض_النطاق_الترددي_للذاكرة / حجم_النموذج_بالبايت. نموذج 7B بصيغة FP16 (14 GB) على LPDDR5X 85.6 GB/s = ~6 رموز/ثانية. نفس النموذج مُكمَّم Q4 (3.5 GB) = ~24 رموز/ثانية. مركز بيانات H100 HBM3E (1.229 TB/s) = ~88 رموز/ثانية.
- تتصدر SK Hynix شحنات HBM (حوالي 50–62% حسب ربع 2026) وتزود Nvidia H100 وH200 وB200. HBM4 (>2 TB/s) دخل الآن مرحلة الإنتاج الضخم: تستهدف SK Hynix نسختها ذات 16 طبقة و48 GB للربع الثالث من 2026، بينما شحنت Samsung في مايو 2026 أول عينات HBM4E ذات 12 طبقة في القطاع بعرض نطاق 3.6 TB/s لكل حزمة — متقدمة على SK Hynix في هذا المقياس تحديداً.
- تحققت Samsung من LPDDR5X-PIM (المعالجة داخل الذاكرة) كشريحة حقيقية ومُختبرة في مؤتمر Hot Chips 2026 (25 أغسطس 2026) — وليس مفهوماً مخبرياً. أثناء تشغيل Llama-3.1-8B على شريحة SoC مسرّعة للذكاء الاصطناعي الطرفي، حققت 81.3 رمز/ثانية مقابل 27.0 رمز/ثانية على LPDDR5X القياسية: تحسّن مُقاس بمقدار 3.01 ضعف، مع عرض نطاق داخلي يصل حتى 8 أضعاف في وضع PIM. الشريحة متوافقة من حيث الدبابيس مع LPDDR5X القياسية (نفس حزمة 561 دبوساً)، فهي ترقية مباشرة.
- سيبقى الذكاء الاصطناعي على الجهاز أبطأ من الذكاء الاصطناعي السحابي للنماذج الكبيرة — لا يمكن وضع HBM في هاتف — لكن الفجوة على الهواتف انكمشت للتو. لا يضاهي LPDDR5X-PIM عرض نطاق HBM؛ بل يقلل حركة البيانات بدلاً من ذلك، ولهذا يكون تحسّن الإنتاجية (3 أضعاف) أصغر من فجوة عرض النطاق الترددي الخام (14 ضعفاً) لكنه لا يزال مهماً لأعباء العمل الحقيقية.
- لا يزال Exynos 2600 (Galaxy S26) يُشحن مع LPDDR5X القياسي، محققاً ~8–15 رموز/ثانية واقعياً لنموذج 7B مُكمَّم. LPDDR5X-PIM تم التحقق منه لكنه لم يظهر بعد في شريحة SoC هاتف مشحونة — من المتوقع أن يظهر أولاً في مسرّعات الذكاء الاصطناعي الطرفية.
- لا يزال اختناق عرض النطاق الترددي للذاكرة يفسر لماذا لا يساعد الضبط الدقيق أو التقطير: لا يزال يتعين تحميل كل معامل في الذاكرة في كل تمريرة أمامية. النماذج الأصغر تساعد (3B، 1B)، ويظل التكميم الحل الأساسي للهواتف — PIM رافعة إضافية، وليس بديلاً عنه.
لماذا يحدد عرض النطاق الترددي للذاكرة سرعة الذكاء الاصطناعي
أثناء مرحلة فك التشفير في استدلال LLM، يجب على GPU/NPU تحميل النموذج بأكمله في الذاكرة، وإجراء تمريرة أمامية واحدة لكل رمز، وكتابة الناتج. الاختناق: ما مدى سرعة تغذية وحدات الحساب بالمعاملات؟ هذا عرض النطاق الترددي للذاكرة، وليس TOPS الحسابية.
صيغة مبسطة: رموز/ثانية = عرض_النطاق_الترددي_للذاكرة / (حجم_النموذج_بالبايت × بايت_لكل_دقة). بصيغة FP16 (2 بايت لكل معامل)، نموذج 7B = 14 GB. على LPDDR5X 85.6 GB/s: 85.6 GB/s ÷ 14 GB = الحد الأقصى النظري ~6 رموز/ثانية. عملياً، 3–5 رموز/ثانية بسبب حمل الحساب والذاكرة المؤقتة.
يغيّر التكميم المعادلة بشكل كبير. Q4 (4 بت، 0.5 بايت لكل معامل) يقلّص نموذج 7B إلى 3.5 GB. 85.6 GB/s ÷ 3.5 GB = ~24 رموز/ثانية نظرياً. في العالم الحقيقي ~8–15 رموز/ثانية، تحسّن بمقدار 3–4 أضعاف.
يمكن لمركز بيانات H100 المزوّد بـHBM3E (1.229 TB/s) الحفاظ على 100+ رموز/ثانية لنفس النموذج، لأن HBM أسرع بـ14 ضعفاً. لهذا تعمل النماذج المتطورة (70B، 405B) فقط في مراكز البيانات—تحتاج إلى عرض نطاق HBM.
يختلف الاستدلال عن التدريب. التدريب مقيد بالحساب (1000+ تمريرة لتحديث الأوزان). الاستدلال (خاصة بعد التخزين المؤقت للموجّه) هو تمريرة أمامية واحدة، مقيدة بشكل خالص بعرض النطاق الترددي للذاكرة.
فك تشفير LLM مقيد بعرض النطاق الترددي للذاكرة: رموز/ثانية = عرض النطاق الترددي / حجم النموذج. على الجهاز 85.6 GB/s مقابل مركز البيانات 1.229 TB/s = فجوة 14x.
تخيل خط تجميع: الحساب هو العمال، والذاكرة هي سلسلة التوريد. المزيد من العمال (المزيد من FLOPS) لا يساعد إذا وصلت الإمدادات (البيانات) بنفس السرعة. تفتقر الهواتف إلى "سلسلة توريد سريعة" (HBM).
مقارنة عرض النطاق الترددي للذاكرة: LPDDR5X مقابل HBM
نوع الذاكرة | عرض النطاق الترددي | يُستخدم في | رموز/ثانية (7B FP16) | رموز/ثانية (7B Q4) |
|---|---|---|---|---|
| LPDDR5X 10.7 Gbps | 85.6 GB/s (ناقل x64) | Galaxy S26، Snapdragon 8 Elite Gen 5 | ~6 رموز/ثانية (نظرية)؛ ~3–5 واقعياً | ~24 رموز/ثانية (نظرية)؛ ~8–15 واقعياً |
| HBM2E | ~460 GB/s لكل حزمة | وحدات GPU قديمة (P100، V100) | ~33 رموز/ثانية (نظرية) | ~131 رموز/ثانية (نظرية) |
| HBM3 19.2 Gbps | ~819 GB/s لكل حزمة | Nvidia A100، إصدار 80GB | ~59 رموز/ثانية (نظرية) | ~234 رموز/ثانية (نظرية) |
| HBM3E 21.4 Gbps | 1.18–1.229 TB/s لكل حزمة | Nvidia H100، H200، B200 | ~88 رموز/ثانية (نظرية)؛ ~60–80 واقعياً | ~352 رموز/ثانية (نظرية)؛ ~200+ واقعياً |
| HBM4 (SK Hynix، 16 طبقة) | >2 TB/s لكل حزمة، 48 GB | وحدات GPU من Nvidia (إنتاج ضخم Q3 2026) | ~143 رموز/ثانية (نظرية) | ~571 رموز/ثانية (نظرية) |
| HBM4E (Samsung، 12 طبقة) | 3.6 TB/s لكل حزمة | عينات شُحنت مايو 2026 | ~257 رموز/ثانية (نظرية) | ~1,029 رموز/ثانية (نظرية) |
| LPDDR5X-PIM (Samsung، تم التحقق) | 85.6 GB/s + حتى 8 أضعاف داخلياً (وضع PIM) | عُرض في Hot Chips 2026، متوافق مع الدبابيس | لم يُقاس لـ7B FP16 | Llama-3.1-8B: 81.3 مقابل 27.0 رمز/ثانية (3.01x) |
Samsung وSK Hynix: من يصنع ماذا
SK Hynix — الرائدة في حجم HBM: تتصدر SK شحنات HBM، بحصة مُبلَّغ عنها تتراوح بين 50–62% تقريباً حسب ربع 2026 ومنهجية القياس. تزود SK شركة Nvidia بـHBM3E لوحدات GPU H100 وH200 وB200، وتستهدف الإنتاج الضخم لـHBM4 ذي 16 طبقة (48 GB، >2 TB/s) للربع الثالث من 2026.
Samsung — الريادة في سرعة HBM4E، LPDDR5X-PIM تم التحقق منها: شحنت Samsung في 29 مايو 2026 أول عينات HBM4E ذات 12 طبقة في القطاع، بعرض نطاق 3.6 TB/s لكل حزمة — متقدمة على مواصفة HBM4 من SK Hynix في هذا المقياس تحديداً، رغم أن SK لا تزال تشحن حجماً إجمالياً أكبر. من جانب الهواتف، عرضت Samsung LPDDR5X-PIM في مؤتمر Hot Chips 2026 (25 أغسطس 2026) كشريحة تم التحقق منها واختبارها: شغّلت شريحة SoC مسرّعة للذكاء الاصطناعي الطرفي نموذج Llama-3.1-8B بمعدل 81.3 رمز/ثانية مقابل 27.0 رمز/ثانية على LPDDR5X القياسية (3.01x)، مع عرض نطاق داخلي يصل حتى 8 أضعاف في وضع PIM. تستخدم الشريحة نفس حزمة 561 دبوساً مثل LPDDR5X القياسية، فهي بديل مباشر وليست شكلاً جديداً.
الديناميكيات التنافسية: تواصل Samsung أخذ عينات HBM (HBM3E، والآن HBM4E)، لكنها تأخرت تاريخياً عن SK في العائد والحجم الإجمالي. موقع Samsung من LPDDR5X-PIM واضح: مكمّل لـHBM، وليس بديلاً — يستهدف الهواتف الذكية وأجهزة الكمبيوتر بالذكاء الاصطناعي والمسرّعات الطرفية حيث تكون تكلفة واستهلاك طاقة وتعقيد تغليف HBM باهظة.
كلتا الشركتين تزودان Nvidia: توفر SK Hynix وSamsung ذاكرة HBM لذاكرة VRAM في وحدات GPU من Nvidia؛ تغطي ذاكرة DRAM القياسية (LPDDR/DDR) ذاكرة المضيف/المعالج. لا توفر أي منهما الحوسبة (تصمم Nvidia أنوية GPU).
الجدول الزمني: HBM4 في الإنتاج الضخم الآن (تستهدف SK Hynix الربع الثالث من 2026 لجزئها ذي 16 طبقة؛ وتأخذ Samsung بالفعل عينات من HBM4E ذي 12 طبقة). LPDDR5X-PIM شريحة تم التحقق منها منذ أغسطس 2026، متقدمة كثيراً على تقدير الإنتاج 2027-2028 المُعطى في التحديث الأخير. LPDDR6/LPDDR6X-PIM هو الهدف التالي لـSamsung، مع أمل بمواصفة JEDEC أولية بحلول نهاية 2026.
حدود الذكاء الاصطناعي على الجهاز في Galaxy S26
يحدد Galaxy S26 Exynos 2600 مع LPDDR5X 85.6 GB/s السقف العملي لاستدلال LLM على الجهاز. يصل نموذج 7B مُكمَّم بـQ4 إلى أداء واقعي ~8–15 رموز/ثانية. هذا مناسب للمهام الحساسة لزمن الاستجابة لكنه غير عملي للمحادثات الطويلة.
حدود حجم النموذج: نموذج 7B عملي. يصل نموذج 13B بـQ4 (~6.5 GB) إلى 85.6 GB/s ÷ 6.5 GB = ~13 رموز/ثانية، تحسّن ضئيل بالكاد. يصل نموذج 70B بـQ4 (~35 GB) إلى 85.6 GB/s ÷ 35 GB = ~2 رموز/ثانية—غير قابل للاستخدام.
التكميم أساسي: FP16 (2 بايت/معامل) غير عملي. Q4 (0.5 بايت/معامل) هو النقطة المثلى—نماذج أصغر بـ4 أضعاف مع خسارة جودة مقبولة.
المقايضة بين السرعة والجودة: 7B Q4 هو ~8–15 رموز/ثانية. 3B Q4 هو ~24–36 رموز/ثانية. 1B Q4 هو ~60+ رموز/ثانية.
حالات الاستخدام العملية: الإكمال التلقائي، اقتراح الشيفرة في الوقت الفعلي، النسخ على الجهاز، التلخيص المحلي. غير عملية: المحادثات الطويلة، الاستدلال المعقد، الحوار متعدد الأدوار بدون تخزين مؤقت.
الاختناق هو عرض النطاق الترددي، وليس الحساب أو حجم الأوزان. تساعد LPDDR5X-PIM من خلال تقليل حركة البيانات اللازمة، لكنها لا تلغي حد عرض النطاق الترددي الأساسي.
- استخدم عرض نطاق LPDDR5X 85.6 GB/s لتقدير رموز/ثانية القصوى: اقسم على حجم النموذج بالجيجابايت
- 7B Q4 (3.5 GB): ~24 رموز/ثانية نظرياً؛ ~8–15 واقعياً (عملي)
- 13B Q4 (6.5 GB): ~13 رموز/ثانية نظرياً؛ ~4–8 واقعياً (بطيء)
- 1B Q4 (~500 MB): ~171 رموز/ثانية نظرياً؛ ~50–100 واقعياً (سريع)
- التكميم إلزامي: Q4 هو الأساس للنماذج القابلة للاستخدام على الجهاز
- قد تضيف LPDDR5X-PIM (تم التحقق منها، لم تصل بعد إلى Galaxy S26) ~3 أضعاف الإنتاجية عند وصولها إلى شريحة SoC هاتف
مركز البيانات مقابل الهاتف: فجوة عرض النطاق الترددي 14x
وحدة GPU من نوع Nvidia H100 مزودة بـHBM3E (1.229 TB/s) أسرع بـ14 ضعفاً في إنتاجية الاستدلال من Galaxy S26 (LPDDR5X 85.6 GB/s). لا تعود هذه الفجوة إلى FLOPS الحسابية (كلاهما سريع)، بل إلى عرض النطاق الترددي الخالص للذاكرة.
لماذا توجد الفجوة: HBM مختلفة فيزيائياً. LPDDR5X هي طبقة رقيقة بجانب المعالج (فعالة من حيث الطاقة للهواتف). HBM هي كومة من شرائح الذاكرة مرتبطة مباشرة بوحدة GPU باستخدام ممرات عبر السيليكون (TSVs)، ما يخلق عرض نطاق ترددي هائل. حزم HBM ارتفاعها 2+ إنش؛ يستحيل وضعها في هاتف.
لماذا لا يمكن سدها: الهواتف مقيدة حرارياً وطاقوياً. تستهلك HBM طاقة كبيرة (~100+ واط للحزمة الكاملة). LPDDR5X تستهلك ~5–10 واط. لا يمكنك وضع عرض نطاق HBM فيزيائياً في هاتف دون تدمير عمر البطارية.
النتيجة: سيبقى الذكاء الاصطناعي على الجهاز أبطأ من الذكاء الاصطناعي السحابي للنماذج الكبيرة. النماذج الأصغر، والتكميم العدواني، والتخزين المؤقت الذكي هي الحلول.
الجانب الآخر: على الجهاز خاص، يعمل دون اتصال، وبزمن استجابة صفري للمهام الحساسة للخصوصية. عقوبة السرعة بمقدار 14 ضعفاً هي ثمن الخصوصية.
تحديث: تحققت Samsung من LPDDR5X-PIM في مؤتمر Hot Chips 2026 (25 أغسطس 2026) — تحسّن إنتاجية مُقاس بمقدار 3.01 ضعف (27.0 → 81.3 رمز/ثانية على Llama-3.1-8B) على شريحة متوافقة مع الدبابيس، متقدمة كثيراً على الجدول الزمني 2027-2028 المذكور سابقاً في هذه الصفحة. تستهدف LPDDR6 (لا تزال 2027-2028) ~200 GB/s، أبطأ بحوالي 6 أضعاف من HBM3E. معاً، تقلص PIM الآن وLPDDR6 لاحقاً الفجوة بين الهاتف ومركز البيانات بشكل كبير دون سدها بالكامل — تقترب فجوة الـ14x الخام من 4-6x عملياً بمجرد وصول PIM إلى شرائح SoC الهواتف.
خارطة طريق الذاكرة: HBM4 وLPDDR6
HBM4 / HBM4E (SK Hynix + Samsung، الآن في الإنتاج الضخم): >2 TB/s لكل حزمة لـHBM4 ذي 16 طبقة من SK Hynix (إنتاج ضخم مستهدف Q3 2026)؛ 3.6 TB/s لكل حزمة لـHBM4E ذي 12 طبقة من Samsung، تؤخذ منه عينات منذ مايو 2026. يصل أولاً في وحدات GPU الجيل التالي من Nvidia. لا يزال غير ذي صلة بالهواتف.
LPDDR5X-PIM (Samsung، تم التحقق في أغسطس 2026): تُضمّن المعالجة داخل الذاكرة عمليات الحساب داخل شريحة DRAM نفسها. تحوّل هذا من "قيد التطوير" إلى "تم عرضه، شريحة مُختبرة" في مؤتمر Hot Chips 2026: تحسّن استدلال مُقاس بمقدار 3.01 ضعف (27.0 → 81.3 رمز/ثانية على Llama-3.1-8B) مع عرض نطاق داخلي يصل حتى 8 أضعاف في وضع PIM، على شريحة متوافقة مع الدبابيس. لن تضاهي عرض نطاق HBM، لكنها حقيقية ومتقدمة على تقدير الإنتاج السابق 2027-2028.
LPDDR6 / LPDDR6X-PIM (2027-2028): ~200+ GB/s مقدرة لـLPDDR6 القياسية — حوالي 2.3 ضعف عرض نطاق LPDDR5X. لنموذج 7B Q4: 200 GB/s ÷ 3.5 GB ≈ 57 رموز/ثانية نظرياً (ارتفاعاً من 24)، ~20–35 واقعياً. تنظر Samsung بالفعل إلى ما بعد LPDDR5X-PIM نحو LPDDR6X-PIM، وتأمل بمواصفة JEDEC أولية بحلول نهاية 2026.
الواقع: حتى مع شحن LPDDR5X-PIM ووجود LPDDR6 على خارطة الطريق، ستظل الهواتف أبطأ بعدة أضعاف من مراكز البيانات في الاستدلال — تضع Samsung نفسها PIM كمكمّل لـHBM للأجهزة المقيدة بالتكلفة/الطاقة، وليس حلاً لتكافؤ عرض النطاق الترددي.
بالنسبة للذكاء الاصطناعي على الجهاز، أواخر 2026: يظل Exynos 2600 + LPDDR5X القياسي هو الأساس المشحون لـGalaxy S26. تم التحقق من LPDDR5X-PIM لكنها لم تظهر بعد في شريحة SoC هاتف مشحونة—من المتوقع أن تحصل عليها مسرّعات الذكاء الاصطناعي الطرفية أولاً.
الأسئلة الشائعة
ما هو عرض النطاق الترددي لذاكرة LPDDR5X؟
توفر LPDDR5X بسرعة 10.7 جيجابت/ثانية على ناقل x64 عرض نطاق ترددي يبلغ 85.6 جيجابايت/ثانية — وهي سرعة الذاكرة المستخدمة في Galaxy S26 وSnapdragon 8 Elite Gen 5 ومعظم هواتف 2026 الرائدة. هذا أبطأ بنحو 5.4 إلى 14 مرة من ذاكرة HBM المخصصة لمراكز البيانات (من HBM2E بسرعة 460 جيجابايت/ثانية إلى HBM4/HBM4E بسرعة 2-3.6 تيرابايت/ثانية لكل حزمة)، وهو ما يفسر كون استدلال الذكاء الاصطناعي على الجهاز أبطأ بكثير من الاستدلال في مراكز البيانات لنفس حجم النموذج. يسدّ متغير LPDDR5X-PIM من سامسونج، الذي تم التحقق منه في أغسطس 2026، جزءاً من هذه الفجوة — إذ شغّل Llama-3.1-8B بمعدل 3.01 أضعاف عدد الرموز في الثانية مقارنة بـ LPDDR5X القياسي في عرض سامسونج التوضيحي الخاص بمؤتمر Hot Chips 2026.
لماذا يمثل عرض النطاق الترددي للذاكرة اختناقاً لاستدلال الذكاء الاصطناعي؟
لأن مرحلة فك التشفير (توليد كل رمز) تتطلب تحميل النموذج بأكمله في الذاكرة لتمريرة أمامية واحدة. تنتهي وحدات الحساب بسرعة، لكن الذاكرة لا يمكنها تغذيتها بالبيانات بالسرعة الكافية.
ما هي صيغة رموز/ثانية للذكاء الاصطناعي على الجهاز؟
مبسطة: رموز/ثانية = عرض_النطاق_الترددي_للذاكرة / (حجم_النموذج × بايت_لكل_دقة). لنموذج 7B FP16 (14 GB) على 85.6 GB/s: 85.6 ÷ 14 = ~6 رموز/ثانية. مُكمَّم Q4 (3.5 GB): 85.6 ÷ 3.5 = ~24 رموز/ثانية.
هل تهيمن SK Hynix على سوق HBM؟
تتصدر SK Hynix شحنات HBM، بحصة مُبلَّغ عنها 50–62% حسب ربع 2026. سدت Samsung جزءاً من الفجوة: شحنت عينات HBM4E ذات 12 طبقة بعرض نطاق 3.6 TB/s في مايو 2026، متقدمة على مواصفة HBM4 من SK في هذه النقطة تحديداً.
هل يمكن لـSamsung اللحاق بـSK Hynix في HBM؟
أصبحت Samsung أقرب مما كانت عليه: عيناتها من HBM4E ذات 12 طبقة (3.6 TB/s، مايو 2026) تتفوق نظرياً على مواصفة عرض نطاق HBM4 من SK Hynix، رغم أن SK لا تزال تتصدر الحجم الإجمالي. بالنسبة للهواتف، لا تحاول Samsung حتى مضاهاة عرض نطاق HBM—بل تحققت من LPDDR5X-PIM بدلاً من ذلك.
متى تُشحن LPDDR6؟
لا تزال مقدرة لـ2027-2028 في عصر Galaxy S27/S28، دون تغيير منذ آخر تحديث. ~200+ GB/s (2.3 ضعف LPDDR5X). أما LPDDR5X-PIM فهي بالفعل شريحة تم التحقق منها منذ أغسطس 2026—من المرجح أن تصل إلى الأجهزة الطرفية قبل LPDDR6.
لماذا لا يمكن وضع HBM في هاتف؟
قيود فيزيائية: ارتفاع حزم HBM 2+ إنش. استهلاك طاقة HBM (~100+ واط) يدمر عمر البطارية. LPDDR5X طبقة رقيقة، 5–10 واط. لم يتغير هذا مع HBM4/HBM4E—الأجيال الجديدة أسرع لكنها ليست أصغر أو أقل استهلاكاً للطاقة.
هل ستسد LPDDR5X-PIM الفجوة مع HBM؟
جزئياً، والآن هذا مُقاس وليس متوقعاً. عرضت Samsung شريحة حقيقية في Hot Chips 2026 تشغّل Llama-3.1-8B بمعدل 81.3 رمز/ثانية مقابل 27.0 رمز/ثانية على LPDDR5X القياسية—تحسّن بمقدار 3.01 ضعف. لا يزال هذا بعيداً عن الفجوة الخام 14x مع HBM3E، لكنه تحسّن حقيقي أكبر من تقدير "~50%" المذكور سابقاً في هذه الصفحة.
هل FLOPS الحسابية مهمة للذكاء الاصطناعي على الجهاز؟
ليست بقدر ما يُعتقد. فك التشفير مقيد بالذاكرة، وليس بالحساب. وحدة حساب أبطأ مع ذاكرة أسرع تتفوق على وحدة أسرع مع ذاكرة أبطأ.
هل يمكنني تشغيل نموذج 70B على Galaxy S26؟
من الناحية التقنية نعم؛ عملياً لا. 70B Q4 (~35 GB) يعطي 85.6 GB/s ÷ 35 GB = ~2 رموز/ثانية. هذا رمز واحد في الثانية—غير قابل للاستخدام لأي مهمة تفاعلية. التزم بـ7B أو أصغر.