Key Takeaways
- MRAM (RAM magnetorresistiva): Memoria no volátil que usa uniones de túnel magnético (MTJ). No requiere refresco ni consumo en espera. Direccionable a nivel de byte, como la DRAM.
- Informática en memoria: Ejecuta operaciones de multiplicación-acumulación (MAC) directamente dentro del arreglo de memoria. Elimina el movimiento de datos entre la CPU/GPU y la memoria — el costo energético número 1 en la inferencia.
- Estado actual: Samsung SAIT lo demostró en un artículo de Nature (2022) con un 98% de precisión en tareas de imagen. SemiFive + ICYTech lograron el tape-out de eMRAM de 8nm (mayo de 2026). Todavía no hay productos de consumo.
- El detalle: Tape-out ≠ silicio devuelto ≠ producto enviado. Las cifras reales de eficiencia energética están por determinar. Es improbable ver teléfonos/PC de consumo antes de 2029–2031.
- Alternativa: Google TurboQuant (ICLR 2026) comprime la caché KV a 3 bits sin pérdida de precisión — un enfoque puramente por software para el mismo problema, disponible ya.
¿Qué es MRAM?
MRAM almacena datos usando propiedades magnéticas en lugar de carga eléctrica (como la DRAM) o electrones atrapados (como la Flash). La unidad central es una unión de túnel magnético (MTJ): una fina capa aislante intercalada entre dos capas magnéticas. Una pequeña corriente ajusta la unión a resistencia alta o baja — alta = "1", baja = "0".
Propiedades clave:
- No volátil: Los datos persisten sin alimentación. No requiere ciclo de refresco.
- Direccionable a nivel de byte: Como la DRAM, se pueden leer/escribir bytes individuales. A diferencia de la Flash (basada en páginas).
- Consumo en espera cero: La DRAM necesita ~0.5–1 mW por gigabyte solo para mantener los datos vivos (corriente de refresco). MRAM no necesita nada.
- Alta resistencia: La MRAM comercial alcanza de 10^10 a 10^14 ciclos de escritura. DRAM/SRAM rondan los ~10^16 (efectivamente ilimitados). La NAND Flash está entre 10^3 y 10^5. MRAM es muchísimo mejor que la Flash y comparable a la DRAM.
- Integración de proceso: Samsung, TSMC y otros pueden integrar MRAM directamente en dies lógicos a nodos de 28nm, 14nm y menores.
El cuello de botella de memoria en IA en dispositivo
La inferencia de IA moderna está dominada por un único problema: el cuello de botella de von Neumann. El cómputo (CPU/GPU) y la memoria están físicamente separados. Cada operación de una red neuronal requiere que los datos vayan y vengan — pesos, activaciones, cachés KV en los transformers.
Este movimiento de datos es extraordinariamente costoso comparado con las operaciones matemáticas en sí:
En una carga de trabajo típica de inferencia de un LLM local, el movimiento de datos representa hasta el 90% del consumo energético total. El cómputo en sí — las operaciones matemáticas de la red neuronal — es casi un error de redondeo. Esto crea un incentivo perverso: CPU/GPU más grandes y rápidas no ayudan si el bus de memoria es la pared.
Para la IA en dispositivo en teléfonos, portátiles y dispositivos de borde que funcionan con batería, este cuello de botella es el principal obstáculo para prolongar el tiempo de inferencia sin agotar la batería.
| Operation | Energy cost | Relative |
|---|---|---|
| Acceso a DRAM de 32 bits | ~640 pJ | ~200× más que una op MAC |
| Acceso a SRAM en chip de 32 bits | ~5 pJ | ~5× más que una op MAC |
| Multiplicación-acumulación (MAC) en coma flotante de 32 bits | ~0.9 pJ | referencia (1×) |
Cómo la informática en memoria ataca el problema
La informática en memoria (también llamada procesamiento en memoria o PIM) resuelve esto trasladando el cómputo al propio arreglo de memoria. En lugar de cargar pesos y activaciones en una ALU separada, la operación MAC ocurre directamente en el crossbar de celdas de memoria.
Cómo funciona:
- Los pesos de la red neuronal se almacenan como celdas MRAM (u otra memoria compatible con el analógico).
- Las activaciones de entrada se aplican como voltajes de fila.
- Las propiedades analógicas del arreglo de memoria calculan la multiplicación matriz-vector en una sola pasada — la operación central en la inferencia de transformers.
- Los resultados se leen y se cuantizan de vuelta a digital.
Dónde está MRAM hoy (junio 2026)
Artículo de Samsung SAIT en Nature (enero de 2022):
- Demostración publicada de un arreglo crossbar MRAM de 64×64 realizando informática en memoria.
- Precisión alcanzada: 98% en clasificación de dígitos manuscritos (MNIST), 93% en detección de rostros.
- Eficiencia energética: confirmada direccionalmente como beneficiada por eliminar el movimiento de datos, pero la reducción de potencia cuantificada específica frente a la DRAM no se reveló en los materiales públicos.
- Limitación: Altamente especializada para tareas clásicas de ML (clasificación de dígitos, detección de objetos). Aún no demostrada en inferencia de transformers grandes.
- Chip de borde MRAM PNM de SemiFive + ICYTech (mayo de 2026):
- Logró con éxito el tape-out en Samsung Foundry 8nm (8LPU) con MRAM integrada.
- Tape-out = diseño enviado a fabricación. El silicio aún no ha regresado, no se han publicado benchmarks y el producto no se ha enviado.
- Capacidad afirmada: Inferencia en dispositivo para modelos de hasta 2 mil millones de parámetros sin conectividad de red.
- Objetivo: Resumen de texto, traducción y razonamiento conversacional en IA de borde, robots humanoides y automoción.
- La primera comercialización se dirige a Asia; no se anunció cronograma para Norteamérica.
MRAM vs HBM vs DRAM vs LPDDR5: Compensaciones
Lo que MRAM ofrece y HBM no:
- No volatilidad: los pesos sobreviven al apagado, permitiendo inferencia instantánea sin recargar desde el disco.
- Consumo de refresco cero: elimina la sobrecarga de corriente en espera.
- Integración directa en el die: no se requiere un encapsulado de memoria separado.
- Adecuada para nodos de borde y wearables de alimentación intermitente.
- Lo que HBM ofrece y MRAM (por ahora) no:
- Ancho de banda mucho mayor: HBM4 proporciona 1.6 TB/s frente al ancho de banda integrado de MRAM (no especificado, probablemente en el rango de 10–100 GB/s).
- Densidad probada a escala para entrenar modelos grandes.
- Sin dependencia de la integración especializada del proceso MTJ.
- Disponible hoy en aceleradores de IA de producción.
| Memory Type | Peak Bandwidth | Non-Volatile | Standby Power | Form Factor | Best For | Status for AI |
|---|---|---|---|---|---|---|
| HBM4 (High Bandwidth Memory) | ~1.6 TB/s por pila | No | Alto (refresco) | Apilada sobre interposer | Entrenamiento de IA, inferencia de gama alta | Producción, probada a escala |
| LPDDR5X (DRAM móvil) | 68–77 GB/s | No | Alto (refresco) | Encapsulado wirebonded | IA de borde, inferencia móvil | Estándar actual para teléfonos/tablets |
| MRAM (eMRAM integrada) | Aún no publicado | Sí | Casi nulo | Integrada en el die del SoC | IA de borde siempre activa, cargas especializadas | R&D, tape-out (mayo 2026), aún no de consumo |
| DRAM estándar | ~100–200 GB/s | No | Medio (refresco) | DIMM, SO-DIMM | Computación general, inferencia en escritorio | Producción, en todas partes |
En resumen: MRAM y HBM no son competidores hoy. HBM apunta a aceleradores de IA de alto ancho de banda (GPU, TPU en centros de datos). MRAM apunta a la inferencia de borde y al cómputo en memoria especializado, donde la no volatilidad y la integración en el SoC importan más que el ancho de banda bruto.
La alternativa de software: compresión de caché KV con TurboQuant
Mientras los investigadores de hardware trabajan en la informática en memoria con MRAM, los ingenieros de software atacan el cuello de botella de memoria desde otro ángulo: la compresión.
Google TurboQuant (ICLR 2026, publicado en marzo de 2026):
- Comprime la caché KV (clave-valor) en la inferencia de transformers a 3 bits — frente a los típicos formatos de 16 o 8 bits.
- Reducción de 6× en la huella de memoria de la caché KV. En inferencias de contexto largo, la caché KV puede consumir entre el 30 y el 50% de la VRAM.
- Cero pérdida de precisión en benchmarks que incluyen evaluaciones de aguja en un pajar (recuperación de contexto largo).
- Hasta 8× de aceleración en el cálculo de logits de atención en GPU H100 (TurboQuant de 4 bits frente a 32 bits sin cuantizar).
- No requiere entrenamiento ni fine-tuning. Reemplazo directo para las tuberías de inferencia existentes.
- Cómo funciona: Proceso en dos etapas — PolarQuant (cuantización en coordenadas polares usando centroides de Lloyd-Max) + QJL (transformada de Johnson-Lindenstrauss cuantizada, que añade corrección de errores para preservar la precisión del producto interno en compresión extrema).
- Existen múltiples implementaciones de código abierto independientes. La publicación del código oficial de Google se espera para el segundo trimestre de 2026.
- Por qué importa: La reducción de memoria puramente por software está disponible *hoy*, no requiere hardware nuevo y funciona en cualquier GPU NVIDIA/AMD o CPU con bibliotecas de inferencia estándar. Es una solución pragmática al cuello de botella de memoria mientras se espera la madurez de MRAM.
Si MRAM llega a dispositivos de consumo
La adopción de MRAM en smartphones y PC de consumo remodelaría la IA en dispositivo de tres maneras:
- Inferencia instantánea: El teléfono arranca, los pesos del modelo de IA ya están en la MRAM no volátil del SoC, sin necesidad de recargar desde el almacenamiento. Inicio instantáneo para asistentes de voz, traducción en tiempo real y razonamiento en dispositivo.
- Mayor duración de la batería: Sin drenaje por refresco en espera en el subsistema de memoria. Para funciones de IA siempre activas (escucha en segundo plano, análisis que preservan la privacidad), el ahorro energético es multiplicativo.
- Modelos más grandes con el mismo presupuesto de energía: Si la informática en memoria logra una eficiencia energética 2–10× superior a la de LPDDR5 + cómputo separado, los teléfonos podrían ejecutar modelos de 5B–10B con el mismo impacto en la batería que los modelos de 1B–2B de hoy.
Cronograma y perspectiva honesta
Lo que está confirmado (por hojas de ruta y anuncios publicados):
- Lo que NO está confirmado:
- Ningún gran fabricante de smartphones (Apple, Qualcomm, MediaTek) ha anunciado integración de MRAM.
- Las especificaciones de ancho de banda y densidad de MRAM para la escala de VRAM de consumo (8–16 GB) no están disponibles públicamente.
- Las mejoras de eficiencia energética para la inferencia de modelos grandes (30B+) no se han medido en silicio.
- La paridad de costo con LPDDR5 o HBM no figura en ninguna hoja de ruta publicada.
- Cronograma realista:
- 2026–2028: SoC de IA de borde (robots, automoción, IoT) con pequeñas unidades de cómputo en memoria MRAM. Modelos limitados a escala de 2B. Despliegue primero en Asia.
- 2028–2030: Posible integración en smartphones como caché no volátil o mosaico acelerador de IA especializado (no como reemplazo de la memoria principal).
- 2030+: El despliegue masivo en teléfonos de consumo como reemplazo de la DRAM requeriría resolver desafíos de densidad, ancho de banda y costo que aún no están resueltos. No se espera antes de 2031–2035.
| Year | Milestone | Status |
|---|---|---|
| 2019 | Samsung fabrica en serie eMRAM a 28nm | ✓ Hecho |
| 2024 | Producción de eMRAM de 14nm de Samsung | ✓ Hecho |
| 2026 | Producción de eMRAM de 8nm de Samsung; tape-out de SemiFive/ICYTech | ✓ Hecho (junio 2026) |
| 2027 | Proceso de eMRAM de 5nm de Samsung disponible (hoja de ruta) | En marcha |
| 2028–2029 | Posibles primeros SoC de IA de borde con cómputo en memoria MRAM enviándose (SemiFive, otros) | Plausible pero no confirmado |
| 2029–2031 | Posible integración de MRAM en smartphones de consumo (caché no volátil o die de IA especializado) | Especulativo |
Preguntas frecuentes
¿Está MRAM disponible para comprar ya para mi PC o teléfono?
No. MRAM está en producción para microcontroladores industriales, chips de automoción y almacenamiento empresarial. Para la IA de consumo, a junio de 2026 solo es R&D. El chip de SemiFive/ICYTech está en fase de tape-out — el silicio aún no ha regresado. El despliegue de consumo está realistamente a 3-5+ años.
¿MRAM reemplazará la VRAM de mi GPU?
Improbable a corto plazo. MRAM destaca en bajo consumo en espera y no volatilidad, que importan en dispositivos de borde limitados por batería. HBM resuelve un problema distinto: máximo ancho de banda para el entrenamiento en centros de datos y la inferencia de lotes grandes. Para teléfonos de consumo e IA de borde especializada, MRAM podría convertirse en un componente (caché integrada o mosaico acelerador). La VRAM de una GPU de gaming o un acelerador de centro de datos seguirá siendo HBM o GDDR en el futuro previsible.
¿Cuál es la diferencia entre informática en memoria y base de datos vectorial?
Son capas diferentes. Las bases de datos vectoriales almacenan embeddings y los recuperan por similitud (usadas en tuberías RAG). La informática en memoria realiza la operación central de la red neuronal (multiplicación matriz-vector) dentro de la propia memoria, eliminando el transporte de datos. Podrías usar ambas juntas: cómputo en memoria para el motor de inferencia y una base de datos vectorial para la recuperación.
¿Puedo usar la compresión TurboQuant en mi LLM local que ejecuto hoy?
Aún no en las bibliotecas de inferencia principales, pero existen implementaciones. TurboQuant es trabajo académico (ICLR 2026). Ollama, LM Studio y otras herramientas orientadas al consumidor todavía no lo han integrado. Consulta GitHub para implementaciones de la comunidad. La idea central — cuantizar agresivamente la caché KV — es reproducible en código de inferencia personalizado.
¿MRAM funciona con transformers?
Samsung lo demostró en tareas clásicas de ML (clasificación de dígitos, detección de rostros). La inferencia a escala de transformers (modelos de 7B+) en cómputo en memoria MRAM no se ha publicado. Es plausible pero no probado. El chip de SemiFive afirma una capacidad de 2B parámetros; tendremos benchmarks reales cuando el silicio regrese y se envíe.
¿Es MRAM lo mismo que 3D XPoint (Intel Optane)?
No. 3D XPoint era la tecnología propietaria de memoria de clase almacenamiento de Intel (ahora descontinuada). MRAM es una tecnología de memoria no volátil diferente con física distinta (magnética frente a cambio de fase). Ambas apuntan al mismo espacio de problema — almacenamiento rápido, duradero y no volátil — pero usan enfoques diferentes.
¿Cuánta energía ahorra MRAM comparada con DRAM?
En espera (sin refresco): MRAM ahorra ~0.5–1 mW por gigabyte. En inferencia activa con cómputo en memoria: el comunicado de prensa de Samsung afirma una reducción "sustancial" por eliminar el movimiento de datos, pero los ahorros cuantificados específicos no se divulgan públicamente. Las cifras reales llegarán cuando el silicio se envíe y se evalúe de forma independiente.
¿MRAM reemplazará a DRAM?
No como memoria principal en el futuro previsible. Las fortalezas de MRAM son la no volatilidad y el consumo en espera cero, que encajan con cachés integradas y aceleradores de borde de bajo consumo. DRAM y HBM aún mantienen ventajas decisivas en densidad, ancho de banda y costo por bit — el HBM4 de Samsung está en producción en masa con ancho de banda de varios terabytes por segundo, y LPDDR6 empuja 30–35 Gbps por pin para dispositivos de borde. El papel realista de MRAM es el de un mosaico no volátil complementario o una unidad de cómputo en memoria, no un reemplazo de la DRAM.
¿Resolvió Qualcomm el cuello de botella de memoria en 2026?
Qualcomm anunció HBC (High-Bandwidth Compute) bajo su marca Dragonfly en su Investors Day de 2026 — una arquitectura near-memory que apila un acelerador de cómputo debajo de la memoria LPDDR usando vías a través del silicio (TSV), afirmando aproximadamente 6× de ancho de banda por vatio frente a HBM y 200× de capacidad por vatio frente a SRAM. Importan tres distinciones: HBC es near-memory (cómputo junto a la memoria), no informática en memoria MRAM (cómputo dentro del arreglo de memoria); apunta a aceleradores de IA de centro de datos (AI250/AI300), no a teléfonos; y la primera generación de HBC está programada para mediados de 2027, así que nada se envió en 2026. Es un enfoque diferente para el mismo problema del muro de memoria, no un avance de MRAM.
Lecturas relacionadas
- Cuánta VRAM para LLM locales — Dimensionamiento de DRAM frente a VRAM para inferencia en dispositivo hoy.
- Mejores GPU para LLM locales — Opciones de hardware actuales mientras se espera la madurez de MRAM.
- Cuantización de LLM explicada — Entender Q3, Q4, Q5 y cómo la compresión reduce la huella de memoria.
- Soluciones al cuello de botella de memoria de LLM locales — Gestión de caché KV, optimización de inferencia y enfoques de software actuales.
- Memoria unificada de Apple Silicon para LLM locales — Alternativa a la VRAM de GPU discreta: arquitectura que refleja en parte los beneficios del cómputo en memoria.