Points clés
- MRAM (RAM magnétorésistive): Mémoire non-volatile utilisant des jonctions tunnel magnétiques (MTJ). Aucun rafraîchissement requis, aucune consommation en veille. Adressable à l'octet comme la DRAM.
- Informatique en mémoire: Effectue les opérations de multiplication-accumulation (MAC) directement dans le tableau de mémoire. Élimine le transport de données entre CPU/GPU et mémoire — le premier poste de consommation énergétique en inférence.
- État actuel: Samsung SAIT l'a démontré dans un article Nature (2022) avec 98% de précision sur des tâches d'images. SemiFive + ICYTech ont réalisé la tape-out d'un eMRAM 8nm (mai 2026). Pas encore de produits grand public.
- Le hic: Tape-out ≠ silicium retourné ≠ produit commercialisé. Les vrais chiffres d'efficacité énergétique restent à confirmer. Les smartphones/PC grand public sont improbables avant 2029–2031.
- Alternative: Google TurboQuant (ICLR 2026) compresse le cache KV à 3 bits sans perte de précision — une approche purement logicielle au même problème, disponible dès maintenant.
Qu'est-ce que MRAM?
MRAM stocke les données via des propriétés magnétiques plutôt que par charge électrique (comme la DRAM) ou électrons piégés (comme la Flash). L'unité de base est une jonction tunnel magnétique (MTJ): une fine couche isolante entre deux couches magnétiques. Un faible courant règle la jonction sur une résistance haute ou basse — haute = « 1 », basse = « 0 ».
Propriétés clés:
- Non-volatile: Les données persistent sans alimentation. Aucun cycle de rafraîchissement requis.
- Adressable à l'octet: Comme la DRAM, chaque octet peut être lu/écrit. Contrairement à la Flash (basée sur les pages).
- Consommation nulle en veille: La DRAM nécessite ~0.5–1 mW par gigaoctet juste pour conserver les données (courant de rafraîchissement). MRAM n'en a pas besoin.
- Endurance élevée: La MRAM commerciale atteint 10^10 à 10^14 cycles d'écriture. La DRAM/SRAM tourne autour de 10^16 (quasi illimité). La NAND Flash est à 10^3–10^5. MRAM est nettement supérieure à la Flash, comparable à la DRAM.
- Intégration au procédé: Samsung, TSMC et d'autres peuvent intégrer la MRAM directement dans les puces logiques en 28nm, 14nm et nœuds inférieurs.
Le goulot d'étranglement mémoire en IA sur appareil
L'inférence IA moderne est dominée par un seul problème: le goulot d'étranglement de von Neumann. Le calcul (CPU/GPU) et la mémoire sont physiquement séparés. Chaque opération de réseau de neurones nécessite que les données fassent des allers-retours — poids, activations, caches KV dans les transformeurs.
Ce transport de données est extraordinairement coûteux par rapport au calcul lui-même:
Sur une charge typique d'inférence LLM local, le transport de données représente jusqu'à 90% de la consommation énergétique totale. Le calcul en soi — les opérations du réseau de neurones — est presque négligeable. Cela crée un effet pervers: des CPU/GPU plus gros et plus rapides n'aident pas si le bus mémoire est le mur.
Pour l'IA sur appareil des téléphones, ordinateurs portables et appareils d'edge fonctionnant sur batterie, ce goulot d'étranglement est le principal obstacle à un temps d'inférence plus long sans vider la batterie.
| Operation | Energy cost | Relative |
|---|---|---|
| Accès DRAM 32 bits | ~640 pJ | ~200× plus qu'une opération MAC |
| Accès SRAM sur puce 32 bits | ~5 pJ | ~5× plus qu'une opération MAC |
| Multiplication-accumulation (MAC) flottante 32 bits | ~0.9 pJ | référence (1×) |
Comment l'informatique en mémoire s'attaque au problème
L'informatique en mémoire (aussi appelée processing-in-memory ou PIM) résout ce problème en déplaçant le calcul dans le tableau de mémoire lui-même. Au lieu de charger poids et activations dans une ALU séparée, l'opération MAC se produit directement dans le crossbar des cellules mémoire.
Comment ça fonctionne:
- Les poids du réseau de neurones sont stockés dans des cellules MRAM (ou une autre mémoire compatible analogique).
- Les activations d'entrée sont appliquées comme tensions de ligne.
- Les propriétés analogiques du tableau de mémoire calculent la multiplication matrice-vecteur en une seule passe — l'opération centrale de l'inférence par transformeur.
- Les résultats sont lus et requantifiés en numérique.
Où en est MRAM aujourd'hui (juin 2026)
Article Nature de Samsung SAIT (janvier 2022):
- Démonstration publiée d'un tableau crossbar MRAM 64×64 effectuant du calcul en mémoire.
- Précision atteinte: 98% sur la classification de chiffres manuscrits (MNIST), 93% sur la détection de visages.
- Efficacité énergétique: bénéfice directionnellement confirmé grâce à l'élimination du transport de données, mais la réduction de consommation quantifiée précise face à la DRAM n'est pas divulguée dans les documents publics.
- Limite: Hautement spécialisé pour les tâches de ML classique (classification de chiffres, détection d'objets). Pas encore démontré sur l'inférence de grands transformeurs.
- Puce edge MRAM PNM de SemiFive + ICYTech (mai 2026):
- Tape-out réussie sur le procédé Samsung Foundry 8nm (8LPU) avec MRAM embarquée.
- Tape-out = conception soumise à la fabrication. Le silicium n'est pas encore retourné, aucun benchmark n'a été publié et le produit n'a pas été commercialisé.
- Capacité annoncée: Inférence sur appareil pour des modèles jusqu'à 2 milliards de paramètres sans connexion réseau.
- Cible: Résumé de texte, traduction, raisonnement conversationnel sur IA d'edge, robots humanoïdes, automobile.
- Première commercialisation visée pour l'Asie; aucun calendrier nord-américain annoncé.
MRAM vs HBM vs DRAM vs LPDDR5: compromis
Ce que MRAM offre et pas HBM:
- Non-volatilité: les poids survivent à la coupure d'alimentation, permettant une inférence instantanée sans rechargement depuis le disque.
- Puissance de rafraîchissement nulle: élimine le surcoût du courant de veille.
- Intégration directe dans la puce: aucun boîtier mémoire séparé requis.
- Adaptée aux nœuds d'edge alimentés par intermittence et aux objets connectés portables.
- Ce que HBM offre et pas (actuellement) MRAM:
- Bande passante bien supérieure: HBM4 fournit 1.6 To/s contre la bande passante embarquée de MRAM (non spécifiée, probablement dans la plage 10–100 Go/s).
- Densité éprouvée à grande échelle pour l'entraînement de grands modèles.
- Aucune dépendance à l'intégration spécialisée du procédé MTJ.
- Disponible aujourd'hui dans les accélérateurs IA de production.
| Memory Type | Peak Bandwidth | Non-Volatile | Standby Power | Form Factor | Best For | Status for AI |
|---|---|---|---|---|---|---|
| HBM4 (High Bandwidth Memory) | ~1.6 To/s par pile | Non | Élevée (rafraîchissement) | Empilée sur interposeur | Entraînement IA, inférence haut de gamme | Production, éprouvée à grande échelle |
| LPDDR5X (DRAM mobile) | 68–77 Go/s | Non | Élevée (rafraîchissement) | Boîtier wirebonded | IA d'edge, inférence mobile | Standard actuel pour téléphones/tablettes |
| MRAM (eMRAM embarquée) | Non encore publiée | Oui | Quasi nulle | Embarquée dans la puce SoC | IA d'edge always-on, charges spécialisées | R&D, tape-out (mai 2026), pas encore grand public |
| DRAM standard | ~100–200 Go/s | Non | Moyenne (rafraîchissement) | DIMM, SO-DIMM | Informatique générale, inférence sur ordinateurs de bureau | Production, partout |
En résumé: MRAM et HBM ne sont pas concurrentes aujourd'hui. HBM cible les accélérateurs IA à haute bande passante (GPU, TPU en centres de données). MRAM cible l'inférence d'edge et le calcul en mémoire spécialisé où la non-volatilité et l'intégration SoC comptent plus que la bande passante brute.
L'alternative logicielle: compression du cache KV avec TurboQuant
Pendant que les chercheurs matériels travaillent sur le calcul en mémoire MRAM, les ingénieurs logiciels attaquent le goulot d'étranglement mémoire sous un autre angle: la compression.
Google TurboQuant (ICLR 2026, publié en mars 2026):
- Compresse le cache KV (clé-valeur) de l'inférence par transformeur à 3 bits — contre les formats 16 bits ou 8 bits habituels.
- Réduction de 6× de l'empreinte mémoire du cache KV. En inférence à long contexte, le cache KV peut consommer 30–50% de la VRAM.
- Aucune perte de précision sur les benchmarks, y compris les évaluations needle-in-haystack (récupération en long contexte).
- Jusqu'à 8× d'accélération dans le calcul des logits d'attention sur GPU H100 (TurboQuant 4 bits contre 32 bits non quantifié).
- Aucun entraînement ni fine-tuning requis. Remplacement direct pour les pipelines d'inférence existants.
- Comment ça fonctionne: Un processus en deux étapes — PolarQuant (quantification en coordonnées polaires avec centroïdes de Lloyd-Max) + QJL (transformée quantifiée de Johnson-Lindenstrauss, qui ajoute une correction d'erreur pour préserver la précision du produit scalaire à compression extrême).
- Plusieurs implémentations open-source indépendantes existent. La publication officielle du code Google est attendue au T2 2026.
- Pourquoi c'est important: La réduction mémoire purement logicielle est disponible *aujourd'hui*, ne nécessite aucun matériel nouveau et fonctionne sur tout GPU NVIDIA/AMD ou CPU avec les bibliothèques d'inférence standard. C'est une solution pragmatique au goulot d'étranglement mémoire en attendant la maturité de MRAM.
Si MRAM atteint les appareils grand public
L'adoption de MRAM par les smartphones et PC grand public transformerait l'IA sur appareil de trois façons:
- Inférence instantanée: Le téléphone démarre, les poids du modèle IA sont déjà dans la MRAM non-volatile du SoC, aucun rechargement depuis le stockage nécessaire. Démarrage instantané pour les assistants vocaux, la traduction en temps réel, le raisonnement sur appareil.
- Longévité de batterie: Aucune décharge de rafraîchissement en veille sur le sous-système mémoire. Pour les fonctionnalités IA always-on (écoute en arrière-plan, analyses respectueuses de la vie privée), les économies d'énergie sont multiplicatives.
- Modèles plus grands à budget énergétique fixe: Si le calcul en mémoire atteint une efficacité énergétique 2–10× supérieure à la LPDDR5 + séparation du calcul, les téléphones pourraient faire tourner des modèles 5B–10B avec le même impact batterie que les modèles 1B–2B d'aujourd'hui.
Calendrier et perspective honnête
Ce qui est confirmé (par les feuilles de route et annonces publiées):
- Ce qui n'est PAS confirmé:
- Aucun grand OEM de smartphones (Apple, Qualcomm, MediaTek) n'a annoncé d'intégration MRAM.
- Les spécifications de bande passante et de densité de MRAM pour une échelle VRAM grand public (8–16 Go) ne sont pas publiquement disponibles.
- Les gains d'efficacité énergétique pour l'inférence de grands modèles (30B+) n'ont pas été mesurés sur silicium.
- La parité de coût avec la LPDDR5 ou la HBM ne figure sur aucune feuille de route publiée.
- Calendrier réaliste:
- 2026–2028: SoC d'IA d'edge (robots, automobile, IoT) avec de petites unités de calcul en mémoire MRAM. Modèles limités à l'échelle 2B. Déploiement Asie d'abord.
- 2028–2030: Possible intégration dans smartphones sous forme de cache non-volatile ou tuile d'accélérateur IA spécialisée (pas de remplacement de la mémoire principale).
- 2030+: Un déploiement grand public généralisé sur téléphone comme remplacement de la DRAM exigerait de résoudre des défis de densité, de bande passante et de coût encore non résolus. Non attendu avant 2031–2035.
| Year | Milestone | Status |
|---|---|---|
| 2019 | Samsung produit en masse de l'eMRAM en 28nm | ✓ Fait |
| 2024 | Production d'eMRAM Samsung 14nm | ✓ Fait |
| 2026 | Production d'eMRAM Samsung 8nm; tape-out SemiFive/ICYTech | ✓ Fait (juin 2026) |
| 2027 | Procédé eMRAM Samsung 5nm disponible (feuille de route) | Sur la bonne voie |
| 2028–2029 | Possibles premiers SoC d'IA d'edge avec calcul en mémoire MRAM commercialisés (SemiFive, autres) | Plausible mais non confirmé |
| 2029–2031 | Possible intégration MRAM dans smartphones grand public (cache non-volatile ou puce IA spécialisée) | Spéculatif |
Questions fréquentes
MRAM est-elle disponible à l'achat maintenant pour mon PC ou téléphone?
Non. MRAM est en production pour les microcontrôleurs industriels, les puces automobiles et le stockage d'entreprise. Pour l'IA grand public, elle reste en R&D en juin 2026. La puce SemiFive/ICYTech est au stade tape-out — le silicium n'est pas encore retourné. Le déploiement grand public est réalistiquement à 3–5+ ans.
MRAM va-t-elle remplacer la VRAM de mon GPU?
Peu probable à court terme. MRAM excelle en faible consommation de veille et non-volatilité, ce qui compte sur les appareils d'edge sur batterie. HBM résout un autre problème: bande passante maximale pour l'entraînement en centre de données et l'inférence à grands lots. Pour les téléphones grand public et l'IA d'edge spécialisée, MRAM pourrait devenir un composant (cache embarqué ou tuile d'accélérateur). La VRAM d'un GPU de jeu ou d'un accélérateur de centre de données restera HBM ou GDDR dans un avenir prévisible.
Quelle différence entre informatique en mémoire et base de données vectorielle?
Des couches différentes. Les bases de données vectorielles stockent des embeddings et les récupèrent par similarité (utilisées dans les pipelines RAG). L'informatique en mémoire effectue l'opération centrale du réseau de neurones (multiplication matrice-vecteur) dans la mémoire elle-même, éliminant le transport de données. Vous pourriez utiliser les deux ensemble: calcul en mémoire pour le moteur d'inférence, base vectorielle pour la récupération.
Puis-je utiliser la compression TurboQuant sur mon LLM local aujourd'hui?
Pas encore dans les bibliothèques d'inférence grand public, mais des implémentations existent. TurboQuant est un travail académique (ICLR 2026). Ollama, LM Studio et autres outils grand public ne l'ont pas encore intégré. Consultez GitHub pour les implémentations communautaires. L'idée centrale — quantifier agressivement le cache KV — est reproductible dans du code d'inférence personnalisé.
MRAM fonctionne-t-elle avec les transformeurs?
Samsung l'a démontré sur des tâches de ML classique (classification de chiffres, détection de visages). L'inférence à l'échelle des transformeurs (modèles 7B+) en calcul en mémoire MRAM n'a pas été publiée. C'est plausible mais non prouvé. La puce SemiFive revendique une capacité de 2B paramètres; nous aurons de vrais benchmarks quand le silicium sera retourné et commercialisé.
MRAM est-elle la même chose que 3D XPoint (Intel Optane)?
Non. 3D XPoint était la technologie propriétaire de mémoire de classe stockage d'Intel (désormais abandonnée). MRAM est une technologie de mémoire non-volatile différente avec une physique différente (magnétique contre changement de phase). Les deux ciblent le même espace de problème — stockage rapide, durable et non-volatile — mais avec des approches différentes.
Combien d'énergie MRAM économise-t-elle par rapport à la DRAM?
En veille (sans rafraîchissement): MRAM économise ~0.5–1 mW par gigaoctet. En inférence active avec calcul en mémoire: le communiqué de Samsung revendique une réduction « substantielle » grâce à l'élimination du transport de données, mais les économies quantifiées précises ne sont pas divulguées publiquement. Les vrais chiffres viendront quand le silicium sera commercialisé et évalué indépendamment.
MRAM va-t-elle remplacer la DRAM?
Pas comme mémoire principale dans un avenir prévisible. Les forces de MRAM sont la non-volatilité et la consommation nulle en veille, qui conviennent aux caches embarqués et aux accélérateurs d'edge basse consommation. La DRAM et la HBM conservent des avantages décisifs en densité, bande passante et coût par bit — la HBM4 de Samsung est en production de masse à plusieurs téraoctets par seconde de bande passante, et la LPDDR6 pousse 30–35 Gbit/s par broche pour les appareils d'edge. Le rôle réaliste de MRAM est celui d'une tuile non-volatile complémentaire ou d'une unité de calcul en mémoire, pas d'un remplacement de la DRAM.
Qualcomm a-t-il résolu le goulot d'étranglement mémoire en 2026?
Qualcomm a annoncé HBC (High-Bandwidth Compute) sous sa marque Dragonfly lors de sa Journée Investisseurs 2026 — une architecture near-memory qui empile un accélérateur de calcul sous la mémoire LPDDR via des vias traversants (TSV), revendiquant environ 6× de bande passante par watt face à HBM et 200× de capacité par watt face à SRAM. Trois distinctions comptent: HBC est near-memory (calcul à côté de la mémoire), pas du calcul en mémoire MRAM (calcul à l'intérieur du tableau de mémoire); il cible les accélérateurs IA de centre de données (AI250/AI300), pas les téléphones; et la première génération de HBC est prévue pour mi-2027, donc rien n'a été livré en 2026. C'est une approche différente au même problème du mur mémoire, pas une percée MRAM.
Lectures complémentaires
- Combien de VRAM pour les LLM locaux — Dimensionnement DRAM contre VRAM pour l'inférence sur appareil aujourd'hui.
- Meilleurs GPU pour les LLM locaux — Choix matériels actuels en attendant la maturité de MRAM.
- La quantification des LLM expliquée — Comprendre Q3, Q4, Q5 et comment la compression réduit l'empreinte mémoire.
- Solutions au goulot d'étranglement mémoire des LLM locaux — Gestion du cache KV, optimisation de l'inférence et approches logicielles actuelles.
- Mémoire unifiée Apple Silicon pour les LLM locaux — Alternative à la VRAM de GPU discret: une architecture qui reflète en partie les bénéfices du calcul en mémoire.