Key Takeaways
- MRAM (RAM magnetorresistivo): Memória não-volátil que usa junções de túnel magnético (MTJ). Não requer refresh, sem consumo de energia em espera. Endereçável por byte como a DRAM.
- Computação em memória: Realiza operações de multiplicação-acumulação (MAC) diretamente dentro do array de memória. Elimina a movimentação de dados entre CPU/GPU e memória — o custo energético número 1 na inferência.
- Status atual: A Samsung SAIT demonstrou em um artigo da Nature (2022) com 98% de acurácia em tarefas de imagem. SemiFive + ICYTech alcançaram o tape-out de eMRAM em 8nm (maio de 2026). Ainda não há produtos de consumo.
- A ressalva: Tape-out ≠ silício retornado ≠ produto enviado. Os números reais de eficiência energética ainda estão por vir. Celulares/PCs de consumo são improváveis antes de 2029–2031.
- Alternativa: O TurboQuant do Google (ICLR 2026) comprime o cache KV para 3 bits sem perda de acurácia — uma abordagem apenas por software para o mesmo problema, disponível agora.
O que é MRAM?
A MRAM armazena dados usando propriedades magnéticas em vez de carga elétrica (como a DRAM) ou elétrons aprisionados (como a Flash). A unidade central é uma junção de túnel magnético (MTJ): uma fina camada isolante posicionada entre duas camadas magnéticas. Uma pequena corrente ajusta a junção para resistência alta ou baixa — alta = "1", baixa = "0".
Propriedades principais:
- Não-volátil: Os dados persistem sem energia. Nenhum ciclo de refresh é necessário.
- Endereçável por byte: Como a DRAM, bytes individuais podem ser lidos/escritos. Diferente da Flash (baseada em página).
- Consumo zero em espera: A DRAM precisa de ~0,5–1 mW por gigabyte apenas para manter os dados vivos (corrente de refresh). A MRAM não precisa de nada.
- Alta durabilidade: A MRAM comercial atinge de 10^10 a 10^14 ciclos de escrita. DRAM/SRAM ficam em ~10^16 (praticamente ilimitados). A NAND Flash fica em 10^3–10^5. A MRAM é muito superior à Flash, comparável à DRAM.
- Integração de processo: Samsung, TSMC e outras conseguem incorporar a MRAM diretamente nos dies de lógica em 28nm, 14nm e nós menores.
O gargalo de memória em IA em dispositivo
A inferência de IA moderna é dominada por um único problema: o gargalo de von Neumann. A computação (CPU/GPU) e a memória são fisicamente separadas. Cada operação da rede neural exige que os dados vão e voltem — pesos, ativações, caches KV nos transformers.
Essa movimentação de dados é extraordinariamente cara em comparação com a matemática em si:
Em uma carga típica de inferência de LLM local, a movimentação de dados responde por até 90% do consumo total de energia. A computação em si — a matemática real da rede neural — é quase um erro de arredondamento. Isso cria um incentivo perverso: CPUs/GPUs maiores e mais rápidas não ajudam se o barramento de memória for a parede.
Para IA em dispositivo em celulares, notebooks e dispositivos de borda funcionando a bateria, esse gargalo é o principal obstáculo para um tempo de inferência mais longo sem esgotar a bateria.
| Operation | Energy cost | Relative |
|---|---|---|
| Acesso à DRAM de 32 bits | ~640 pJ | ~200× mais que uma operação MAC |
| Acesso à SRAM on-chip de 32 bits | ~5 pJ | ~5× mais que uma operação MAC |
| Multiplicação-acumulação (MAC) de ponto flutuante de 32 bits | ~0,9 pJ | referência (1×) |
Como a computação em memória ataca o problema
A computação em memória (também chamada de processamento em memória ou PIM) resolve isso movendo a computação para dentro do próprio array de memória. Em vez de carregar pesos e ativações em uma ALU separada, a operação MAC acontece diretamente no crossbar de células de memória.
Como funciona:
- Os pesos da rede neural são armazenados como células MRAM (ou outra memória compatível com processamento analógico).
- As ativações de entrada são aplicadas como tensões de linha.
- As propriedades analógicas do array de memória calculam a multiplicação matriz-vetor em uma única passagem — a operação central na inferência de transformers.
- Os resultados são lidos e requantizados de volta para digital.
Onde MRAM está hoje (junho de 2026)
Artigo da Samsung SAIT na Nature (janeiro de 2022):
- Demonstração publicada de um array crossbar MRAM de 64×64 realizando computação em memória.
- Acurácia alcançada: 98% na classificação de dígitos manuscritos (MNIST), 93% na detecção facial.
- Eficiência energética: confirmada direcionalmente como beneficiada pela eliminação da movimentação de dados, mas a redução específica de energia quantificada frente à DRAM não foi divulgada em materiais públicos.
- Limitação: Altamente especializada para tarefas clássicas de ML (classificação de dígitos, detecção de objetos). Ainda não demonstrada em inferência de transformers de grande porte.
- Chip de borda MRAM PNM da SemiFive + ICYTech (maio de 2026):
- Alcançou com sucesso o tape-out na Samsung Foundry 8nm (8LPU) com MRAM embarcada.
- Tape-out = design submetido para fabricação. O silício ainda não retornou, benchmarks não foram publicados e o produto não foi enviado.
- Capacidade alegada: Inferência em dispositivo para modelos de até 2 bilhões de parâmetros sem conectividade de rede.
- Alvo: Sumarização de texto, tradução, raciocínio conversacional em IA de borda, robôs humanoides, automotivo.
- A primeira comercialização é voltada para a Ásia; nenhum cronograma norte-americano foi anunciado.
MRAM vs HBM vs DRAM vs LPDDR5: Trade-offs
O que a MRAM oferece que a HBM não oferece:
- Não-volatilidade: os pesos sobrevivem ao desligamento, permitindo inferência instantânea sem recarregar do disco.
- Consumo de refresh zero: elimina a sobrecarga de corrente em espera.
- Integração direta no die: nenhum encapsulamento de memória separado é necessário.
- Adequada para nós de borda alimentados intermitentemente e wearables.
- O que a HBM oferece que a MRAM (atualmente) não oferece:
- Largura de banda muito maior: a HBM4 fornece 1,6 TB/s frente à largura de banda embarcada da MRAM (não especificada, provavelmente na faixa de 10–100 GB/s).
- Densidade comprovada em escala para treinar modelos grandes.
- Sem dependência de integração de processo MTJ especializada.
- Disponível hoje em aceleradores de IA em produção.
| Memory Type | Peak Bandwidth | Non-Volatile | Standby Power | Form Factor | Best For | Status for AI |
|---|---|---|---|---|---|---|
| HBM4 (High Bandwidth Memory) | ~1,6 TB/s por pilha | Não | Alto (refresh) | Empilhada em interposer | Treinamento de IA, inferência de alto desempenho | Em produção, comprovada em escala |
| LPDDR5X (DRAM móvel) | 68–77 GB/s | Não | Alto (refresh) | Encapsulamento wirebonded | IA de borda, inferência móvel | Padrão atual para celulares/tablets |
| MRAM (eMRAM embarcada) | Ainda não publicada | Sim | Próximo de zero | Embarcada no die do SoC | IA de borda always-on, cargas especializadas | P&D, tape-out (maio de 2026), ainda não de consumo |
| DRAM padrão | ~100–200 GB/s | Não | Médio (refresh) | DIMM, SO-DIMM | Computação geral, inferência em desktops | Em produção, em todo lugar |
Resumo: MRAM e HBM não são concorrentes hoje. A HBM tem como alvo aceleradores de IA de alta largura de banda (GPUs, TPUs em data centers). A MRAM tem como alvo inferência de borda e computação em memória especializada, onde a não-volatilidade e a integração no SoC importam mais do que a largura de banda bruta.
A alternativa de software: compressão de cache KV com TurboQuant
Enquanto pesquisadores de hardware trabalham na computação em memória com MRAM, engenheiros de software atacam o gargalo de memória por outro ângulo: compressão.
Google TurboQuant (ICLR 2026, publicado em março de 2026):
- Comprime o cache KV (chave-valor) na inferência de transformers para 3 bits — abaixo dos formatos típicos de 16 bits ou 8 bits.
- Redução de 6× na pegada de memória do cache KV. Em inferências de contexto longo, o cache KV pode consumir de 30–50% da VRAM.
- Zero perda de acurácia em benchmarks, incluindo avaliações de agulha no palheiro (recuperação de contexto longo).
- Até 8× de aceleração no cálculo dos logits de atenção em GPUs H100 (TurboQuant de 4 bits vs 32 bits sem quantização).
- Nenhum treinamento ou fine-tuning necessário. Substituição drop-in para pipelines de inferência existentes.
- Como funciona: Processo em dois estágios — PolarQuant (quantização em coordenadas polares usando centroides de Lloyd-Max) + QJL (transformada de Johnson-Lindenstrauss quantizada, adiciona correção de erro para preservar a acurácia do produto interno em compressão extrema).
- Existem múltiplas implementações open-source independentes. O lançamento oficial do código do Google é esperado para o segundo trimestre de 2026.
- Por que isso importa: A redução de memória apenas por software está disponível *hoje*, não exige hardware novo e funciona em qualquer GPU NVIDIA/AMD ou CPU com bibliotecas de inferência padrão. É uma solução pragmática para o gargalo de memória enquanto se aguarda a maturidade da MRAM.
Se MRAM chegar aos dispositivos de consumo
A adoção da MRAM em smartphones e PCs de consumo remodelaria a IA em dispositivo de três formas:
- Inferência instantânea: O celular liga, os pesos do modelo de IA já estão na MRAM não-volátil do SoC, sem necessidade de recarregar do armazenamento. Início instantâneo para assistentes de voz, tradução em tempo real e raciocínio no dispositivo.
- Maior autonomia de bateria: Sem consumo de refresh em espera no subsistema de memória. Para recursos de IA always-on (escuta em segundo plano, análises que preservam a privacidade), a economia de energia é multiplicativa.
- Modelos maiores no mesmo orçamento de energia: Se a computação em memória alcançar de 2 a 10× de eficiência energética frente à separação LPDDR5 + computação, os celulares poderiam rodar modelos de 5B–10B com o mesmo impacto na bateria dos modelos de 1B–2B de hoje.
Cronograma e perspectiva honesta
O que está confirmado (por roadmaps e anúncios publicados):
- O que NÃO está confirmado:
- Nenhum grande fabricante de smartphones (Apple, Qualcomm, MediaTek) anunciou integração de MRAM.
- As especificações de largura de banda e densidade da MRAM para escala de VRAM de consumo (8–16 GB) não estão disponíveis publicamente.
- Os ganhos de eficiência energética para inferência de modelos grandes (30B+) não foram medidos em silício.
- A paridade de custo com LPDDR5 ou HBM não está em nenhum roadmap publicado.
- Cronograma realista:
- 2026–2028: SoCs de IA de borda (robôs, automotivo, IoT) com pequenas unidades de computação em memória MRAM. Modelos limitados na escala de 2B. Implantação com prioridade na Ásia.
- 2028–2030: Possível integração em smartphones como cache não-volátil ou bloco acelerador de IA especializado (não como substituição da memória principal).
- 2030+: A implantação mainstream em celulares de consumo como substituta da DRAM exigiria resolver desafios de densidade, largura de banda e custo que ainda não foram resolvidos. Não esperada antes de 2031–2035.
| Year | Milestone | Status |
|---|---|---|
| 2019 | Samsung produz eMRAM em massa em 28nm | ✓ Concluído |
| 2024 | Produção de eMRAM 14nm da Samsung | ✓ Concluído |
| 2026 | Produção de eMRAM 8nm da Samsung; tape-out da SemiFive/ICYTech | ✓ Concluído (junho de 2026) |
| 2027 | Processo de eMRAM 5nm da Samsung disponível (roadmap) | No prazo |
| 2028–2029 | Possíveis primeiros SoCs de IA de borda com computação em memória MRAM sendo enviados (SemiFive, outras) | Plausível, mas não confirmado |
| 2029–2031 | Possível integração de MRAM em smartphones de consumo (cache não-volátil ou die de IA especializado) | Especulativo |
Perguntas frequentes
A MRAM está disponível para comprar agora para meu PC ou celular?
Não. A MRAM está em produção para microcontroladores industriais, chips automotivos e armazenamento empresarial. Para IA de consumo, está apenas em P&D em junho de 2026. O chip da SemiFive/ICYTech está em estágio de tape-out — o silício ainda não retornou. A implantação de consumo está realistamente a 3–5+ anos.
A MRAM vai substituir a VRAM da minha GPU?
Improvável no curto prazo. A MRAM se destaca em baixo consumo em espera e não-volatilidade, o que importa em dispositivos de borda limitados por bateria. A HBM resolve um problema diferente: largura de banda máxima para treinamento em data center e inferência de grandes lotes. Para celulares de consumo e IA de borda especializada, a MRAM pode se tornar um componente (cache embarcado ou bloco acelerador). A VRAM de uma GPU de jogos ou de um acelerador de data center continuará sendo HBM ou GDDR no futuro previsível.
Qual a diferença entre computação em memória e banco de dados vetorial?
São camadas diferentes. Bancos de dados vetoriais armazenam embeddings e os recuperam por similaridade (usados em pipelines de RAG). A computação em memória executa a operação central da rede neural (multiplicação matriz-vetor) dentro da própria memória, eliminando a transferência de dados. Você poderia usar ambos juntos: computação em memória para o motor de inferência, banco de dados vetorial para a recuperação.
Posso usar a compressão TurboQuant no meu LLM local rodando hoje?
Ainda não nas bibliotecas de inferência mainstream, mas existem implementações. O TurboQuant é um trabalho acadêmico (ICLR 2026). Ollama, LM Studio e outras ferramentas voltadas ao consumidor ainda não o integraram. Verifique o GitHub em busca de implementações da comunidade. A ideia central — quantizar agressivamente o cache KV — é reproduzível em código de inferência personalizado.
A MRAM funciona com transformers?
A Samsung a demonstrou em tarefas clássicas de ML (classificação de dígitos, detecção facial). A inferência em escala de transformer (modelos de 7B+) em computação em memória MRAM ainda não foi publicada. É plausível, mas não comprovada. O chip da SemiFive alega capacidade de 2B parâmetros; teremos benchmarks reais quando o silício retornar e for enviado.
A MRAM é o mesmo que 3D XPoint (Intel Optane)?
Não. O 3D XPoint era a tecnologia proprietária de memória classe de armazenamento da Intel (agora descontinuada). A MRAM é uma tecnologia de memória não-volátil diferente, com física diferente (magnética vs mudança de fase). Ambas miram o mesmo espaço de problema — armazenamento rápido, durável e não-volátil — mas usam abordagens diferentes.
Quanta energia a MRAM economiza em comparação com a DRAM?
Em espera (sem refresh): a MRAM economiza ~0,5–1 mW por gigabyte. Para inferência ativa com computação em memória: o comunicado da Samsung alega redução "substancial" devido à eliminação da movimentação de dados, mas economias específicas quantificadas não são divulgadas publicamente. Números reais virão quando o silício for enviado e avaliado de forma independente.
A MRAM vai substituir a DRAM?
Não como memória principal no futuro previsível. As forças da MRAM são a não-volatilidade e o consumo zero em espera, que se adequam a caches embarcados e aceleradores de borda de baixo consumo. DRAM e HBM ainda mantêm vantagens decisivas em densidade, largura de banda e custo por bit — a HBM4 da Samsung está em produção em massa com largura de banda de múltiplos terabytes por segundo, e a LPDDR6 chega a 30–35 Gbps por pino para dispositivos de borda. O papel realista da MRAM é ser um bloco não-volátil complementar ou uma unidade de computação em memória, não uma substituta da DRAM.
A Qualcomm resolveu o gargalo de memória em 2026?
A Qualcomm anunciou o HBC (High-Bandwidth Compute) sob sua marca Dragonfly no seu Investors Day de 2026 — uma arquitetura near-memory que empilha um acelerador de computação abaixo da memória LPDDR usando vias de silício (TSV), alegando cerca de 6x de largura de banda por watt frente à HBM e 200x de capacidade por watt frente à SRAM. Três distinções importam: o HBC é near-memory (computação ao lado da memória), não computação em memória MRAM (computação dentro do array de memória); ele mira aceleradores de IA de data center (AI250/AI300), não celulares; e a primeira geração de HBC está prevista para meados de 2027, então nada foi enviado em 2026. É uma abordagem diferente para o mesmo problema da parede de memória, não um avanço da MRAM.
Leitura relacionada
- Quanta VRAM para LLMs locais — Dimensionamento de DRAM vs VRAM para inferência em dispositivo hoje.
- Melhores GPUs para LLMs locais — Opções de hardware atuais enquanto se aguarda a maturidade da MRAM.
- Quantização de LLM explicada — Entendendo Q3, Q4, Q5 e como a compressão reduz a pegada de memória.
- Soluções para o gargalo de memória de LLMs locais — Gerenciamento de cache KV, otimização de inferência e abordagens de software atuais.
- Memória unificada Apple Silicon para LLMs locais — Alternativa à VRAM de GPU dedicada: arquitetura que espelha em parte os benefícios da computação em memória.