重要なポイント
- MRAM(磁気抵抗性RAM): 磁気トンネル接合(MTJ)を使用する不揮発性メモリ。リフレッシュ不要、スタンバイ電力の消耗なし。DRAMと同様にバイト単位でアドレス指定可能。
- メモリ内コンピューティング: 積和(MAC)演算をメモリアレイ内部で直接実行。CPU/GPUとメモリ間のデータ移動 — 推論における最大のエネルギーコスト — を排除します。
- 現在の状況: Samsung SAITはNature論文(2022年)で画像タスクにおいて98%の精度を実証しました。SemiFive + ICYTechは8nm eMRAMテープアウト(2026年5月)を達成。消費者向け製品はまだありません。
- 注意点: テープアウト ≠ シリコン返却 ≠ 出荷済み製品。実際の電力効率の数値は未確定。消費者向けスマホ/PCは2029～2031年より前は考えにくい状況です。
- 代替案: Google TurboQuant(ICLR 2026)はKVキャッシュを精度損失ゼロで3ビットに圧縮 — 同じ問題に対するソフトウェアのみのアプローチで、今すぐ利用可能です。
MRAMとは?
MRAMは、電荷(DRAMのように)や捕捉された電子(Flashのように)ではなく、磁気特性を使用してデータを保存します。中核となる単位は磁気トンネル接合(MTJ)です。2つの磁性層の間に薄い絶縁層を挟んだ構造です。小さな電流によって接合を高抵抗または低抵抗に設定します — 高 = 「1」、低 = 「0」。
主な特性:
- 不揮発性: 電源なしでもデータが保持されます。リフレッシュサイクルは不要です。
- バイト単位でアドレス指定可能: DRAMと同様に、個々のバイトを読み書きできます。Flash(ページ単位)とは異なります。
- ゼロスタンバイ電力: DRAMはデータを保持するだけで1ギガバイトあたり約0.5～1 mWを必要とします(リフレッシュ電流)。MRAMは不要です。
- 高い耐久性: 商用MRAMは10^10～10^14の書き込みサイクルを達成します。DRAM/SRAMは約10^16(事実上無制限)。NAND Flashは10^3～10^5。MRAMはFlashより格段に優れ、DRAMに匹敵します。
- プロセス統合: Samsung、TSMCなどは、28nm、14nm、さらに小さなノードでロジックダイに直接MRAMを組み込めます。
オンデバイスAIのメモリボトルネック
現代のAI推論は、単一の問題に支配されています。フォン・ノイマンのボトルネックです。演算(CPU/GPU)とメモリは物理的に分離しています。すべてのニューラルネットワーク演算では、データを行き来させる必要があります — 重み、活性化、トランスフォーマー内のKVキャッシュです。
このデータ移動は、実際の計算と比べて桁違いに高コストです。
一般的なローカルLLM推論ワークロードでは、データ移動が総エネルギー消費の最大90%を占めます。演算そのもの — 実際のニューラルネットワークの計算 — はほとんど誤差の範囲です。これは逆説的な状況を生みます。メモリバスが壁になっている場合、より大きく高速なCPU/GPUは役に立ちません。
バッテリー駆動のスマートフォン、ノートPC、エッジデバイス上のオンデバイスAIにとって、このボトルネックはバッテリーを消耗させずに推論時間を延ばすうえでの主要な障害です。
| Operation | Energy cost | Relative |
|---|---|---|
| 32-bit DRAM access | ~640 pJ | MAC演算の約200倍 |
| 32-bit on-chip SRAM access | ~5 pJ | MAC演算の約5倍 |
| 32-bit floating-point multiply-accumulate (MAC) | ~0.9 pJ | 基準(1×) |
メモリ内コンピューティングが問題に対応する方法
メモリ内コンピューティング(processing-in-memoryまたはPIMとも呼ばれます)は、演算をメモリアレイ自体に移すことでこれを解決します。重みと活性化を別のALUにロードする代わりに、MAC演算がメモリセルのクロスバー内で直接行われます。
仕組み:
- ニューラルネットワークの重みはMRAMセル(または他のアナログ対応メモリ)として保存されます。
- 入力活性化は行電圧として印加されます。
- メモリアレイのアナログ特性が、行列-ベクトル積を1回のパスで計算します — トランスフォーマー推論における中核演算です。
- 結果は読み出され、デジタルに再量子化されます。
MRAMの現在位置(2026年6月)
Samsung SAIT Nature論文(2022年1月):
- メモリ内コンピューティングを実行する64×64 MRAMクロスバーアレイの実証を発表。
- 達成された精度: 手書き数字分類(MNIST)で98%、顔検出で93%。
- 電力効率：データ移動の排除による恩恵は方向性として確認されていますが、DRAMに対する具体的に定量化された電力削減は公開資料では開示されていません。
- 制限：古典的なMLタスク(数字分類、物体検出)に高度に特化しています。大規模トランスフォーマー推論ではまだ実証されていません。
- SemiFive + ICYTech PNM MRAMエッジチップ(2026年5月):
- Samsung Foundry 8nm(8LPU)に組み込みMRAMを使用してテープアウトに成功。
- テープアウト = 製造のために設計を提出した段階。シリコンはまだ返却されておらず、ベンチマークも公開されておらず、製品も出荷されていません。
- 主張された能力：ネットワーク接続なしで最大20億パラメータのモデルのオンデバイス推論。
- ターゲット：エッジAI、ヒューマノイドロボット、自動車におけるテキスト要約、翻訳、対話型推論。
- 最初の商用化はアジア向け。北米のタイムラインは発表されていません。
MRAM vs HBM vs DRAM vs LPDDR5：トレードオフ
MRAMがHBMにない利点として提供するもの:
- 不揮発性：重みが電源オフ後も保持され、ディスクから再ロードせずにインスタントオン推論が可能。
- ゼロリフレッシュ電力：スタンバイ電流のオーバーヘッドを排除。
- ダイへの直接統合：別個のメモリパッケージが不要。
- 断続的に給電されるエッジノードやウェアラブルに適している。
- HBMがMRAMに(現時点で)ない利点として提供するもの:
- 桁違いに高い帯域幅：HBM4は1.6 TB/sを提供、MRAMの組み込み帯域幅(未公開、おそらく10～100 GB/sの範囲)に対して。
- 大規模モデル学習向けに大規模で実証された密度。
- 特化型のMTJプロセス統合に依存しない。
- 量産中のAIアクセラレータで今すぐ利用可能。
| Memory Type | Peak Bandwidth | Non-Volatile | Standby Power | Form Factor | Best For | Status for AI |
|---|---|---|---|---|---|---|
| HBM4 (High Bandwidth Memory) | ~1.6 TB/s per stack | いいえ | 高(リフレッシュ) | インターポーザ上に積層 | AI学習、ハイエンド推論 | 量産、大規模で実証済み |
| LPDDR5X (mobile DRAM) | 68–77 GB/s | いいえ | 高(リフレッシュ) | ワイヤボンドパッケージ | エッジAI、モバイル推論 | スマホ/タブレットの現行標準 |
| MRAM (embedded eMRAM) | 未公開 | はい | ほぼゼロ | SoCダイに組み込み | 常時オンのエッジAI、特化型ワークロード | R&D、テープアウト(2026年5月)、消費者向けはまだ |
| Standard DRAM | ~100–200 GB/s | いいえ | 中(リフレッシュ) | DIMM、SO-DIMM | 汎用コンピューティング、デスクトップでの推論 | 量産、どこにでもある |
結論：MRAMとHBMは現時点で競合していません。HBMは高帯域幅のAIアクセラレータ(データセンター内のGPU、TPU)を対象とします。MRAMは、生の帯域幅よりも不揮発性とSoC統合が重要となるエッジ推論と特化型メモリ内演算を対象とします。
ソフトウェア代替案：TurboQuant KVキャッシュ圧縮
ハードウェア研究者がMRAMメモリ内コンピューティングに取り組む一方で、ソフトウェアエンジニアは別の角度からメモリボトルネックに挑んでいます。圧縮です。
Google TurboQuant(ICLR 2026、2026年3月発表):
- トランスフォーマー推論のKV(キーバリュー)キャッシュを3ビットに圧縮 — 一般的な16ビットまたは8ビット形式から削減。
- KVキャッシュのメモリフットプリントを6倍削減。長コンテキスト推論では、KVキャッシュがVRAMの30～50%を消費することがあります。
- needle-in-haystack評価(長コンテキスト検索)を含むベンチマークで精度損失ゼロ。
- H100 GPU上でのアテンションロジット計算で最大8倍の高速化(4ビットTurboQuant vs 32ビット非量子化)。
- 学習やファインチューニングは不要。 既存の推論パイプラインへのドロップイン置換。
- 仕組み：2段階プロセス — PolarQuant(Lloyd-Max重心を使用した極座標での量子化) + QJL(Quantized Johnson-Lindenstrauss変換、極端な圧縮でも内積精度を保つための誤り訂正を追加)。
- 複数の独立したオープンソース実装が存在します。Googleの公式コードリリースは2026年第2四半期に予定されています。
- なぜ重要か: ソフトウェアのみのメモリ削減は*今すぐ*利用可能で、新しいハードウェアを必要とせず、標準的な推論ライブラリを備えた任意のNVIDIA/AMD GPUまたはCPUで動作します。MRAMの成熟を待つ間の、メモリボトルネックに対する実用的な解決策です。
MRAMが消費者デバイスに到達した場合
消費者向けスマートフォンとPCによるMRAMの採用は、3つの点でオンデバイスAIを再形成するでしょう。
- インスタントオン推論: スマホが起動すると、AIモデルの重みはすでにSoC上の不揮発性MRAMにあり、ストレージからの再ロードは不要です。音声アシスタント、リアルタイム翻訳、オンデバイス推論が瞬時に起動します。
- バッテリー寿命: メモリサブシステムでのスタンバイリフレッシュ消耗がありません。常時オンのAI機能(バックグラウンドリスニング、プライバシー保護型分析)では、省エネ効果が乗算的に効いてきます。
- 固定電力予算でより大きなモデル: メモリ内コンピューティングがLPDDR5 + 演算分離に対して2～10倍のエネルギー効率を達成すれば、スマホは今日の1B～2Bモデルと同じバッテリー影響で5B～10Bモデルを実行できる可能性があります。
タイムラインと率直な見通し
確定していること(公開されたロードマップと発表による):
- 確定していないこと:
- 主要なスマートフォンOEM(Apple、Qualcomm、MediaTek)はMRAM統合を発表していません。
- 消費者向けVRAM規模(8～16 GB)のMRAM帯域幅と密度の仕様は公開されていません。
- 大規模モデル推論(30B+)の電力効率向上はシリコンで測定されていません。
- LPDDR5やHBMとのコストパリティは、公開されたどのロードマップにも載っていません。
- 現実的なタイムライン:
- 2026～2028年: 小容量MRAMメモリ内演算ユニットを搭載したエッジAI SoC(ロボット、自動車、IoT)。限られた2B規模のモデル。アジア先行の展開。
- 2028～2030年: 不揮発性キャッシュまたは特化型AIアクセラレータタイル(メインメモリの置き換えではない)としてのスマートフォン統合の可能性。
- 2030年以降: DRAM置き換えとしての主流の消費者向けスマホ展開には、まだ解決されていない密度、帯域幅、コストの課題を解決する必要があります。2031～2035年より前は見込めません。
| Year | Milestone | Status |
|---|---|---|
| 2019 | Samsungが28nmでeMRAMを量産 | ✓ 完了 |
| 2024 | Samsung 14nm eMRAM量産 | ✓ 完了 |
| 2026 | Samsung 8nm eMRAM量産、SemiFive/ICYTechテープアウト | ✓ 完了(2026年6月) |
| 2027 | Samsung 5nm eMRAMプロセス利用可能(ロードマップ) | 順調 |
| 2028–2029 | MRAMメモリ内演算を搭載した最初のエッジAI SoCの出荷の可能性(SemiFiveほか) | 妥当だが未確認 |
| 2029–2031 | 消費者向けスマートフォンへのMRAM統合の可能性(不揮発性キャッシュまたは特化型AIダイ) | 推測的 |
よくある質問
MRAMは今すぐ自分のPCやスマホ用に購入できますか?
いいえ。MRAMは産業用マイクロコントローラ、車載チップ、エンタープライズストレージ向けに量産されています。消費者向けAIについては、2026年6月時点でR&Dのみです。SemiFive/ICYTechのチップはテープアウト段階 — シリコンはまだ返却されていません。消費者への展開は現実的に3～5年以上先です。
MRAMは私のGPUのVRAMを置き換えますか?
近い将来には考えにくいです。MRAMは低スタンバイ電力と不揮発性に優れており、これらはバッテリー制約のあるエッジデバイスで重要です。HBMは別の問題を解決します。データセンターでの学習と大バッチ推論のための最大帯域幅です。消費者向けスマホと特化型エッジAIでは、MRAMがコンポーネント(組み込みキャッシュやアクセラレータタイル)になる可能性があります。ゲーミングGPUやデータセンターアクセラレータのVRAMは、当面はHBMまたはGDDRのままでしょう。
メモリ内コンピューティングとベクトルデータベースの違いは何ですか?
層が異なります。ベクトルデータベースは埋め込みを保存し、類似度で検索します(RAGパイプラインで使用)。メモリ内コンピューティングは、ニューラルネットワークの中核演算(行列-ベクトル積)をメモリ自体の内部で実行し、データシャトリングを排除します。両方を併用することもできます。推論エンジンにメモリ内演算を、検索にベクトルDBを使うといった具合です。
今日実行しているローカルLLMでTurboQuant圧縮を使えますか?
主流の推論ライブラリではまだですが、実装は存在します。TurboQuantは学術研究(ICLR 2026)です。Ollama、LM Studio、その他の消費者向けツールはまだ統合していません。コミュニティ実装についてはGitHubを確認してください。中核となるアイデア — KVキャッシュを積極的に量子化する — はカスタム推論コードで再現可能です。
MRAMはトランスフォーマーで機能しますか?
Samsungは古典的なMLタスク(数字分類、顔検出)で実証しました。MRAMメモリ内演算でのトランスフォーマー規模の推論(7B+モデル)は発表されていません。妥当ではありますが未実証です。SemiFiveのチップは2Bパラメータの能力を主張しています。シリコンが返却され出荷されれば、実際のベンチマークが得られるでしょう。
MRAMは3D XPoint(Intel Optane)と同じですか?
いいえ。3D XPointはIntelの独自のストレージクラスメモリ技術でした(現在は生産終了)。MRAMは異なる物理(磁気 vs 相変化)を持つ別の不揮発性メモリ技術です。両方とも同じ問題領域 — 高速で耐久性のある不揮発性ストレージ — を対象としますが、異なるアプローチを使用します。
MRAMはDRAMと比べてどれくらい電力を節約しますか?
スタンバイ時(リフレッシュなし):MRAMは1ギガバイトあたり約0.5～1 mWを節約します。メモリ内演算を伴うアクティブ推論時:Samsungのプレスリリースはデータ移動の排除による「大幅な」削減を主張していますが、具体的に定量化された節約は公開されていません。実際の数値はシリコンが出荷され、独立してベンチマークされたときに得られます。
MRAMはDRAMを置き換えますか?
当面はメインメモリとしては置き換えません。MRAMの強みは不揮発性とゼロスタンバイ電力であり、組み込みキャッシュや低電力エッジアクセラレータに適しています。DRAMとHBMは、密度、帯域幅、ビットあたりコストで依然として決定的な優位性を保っています — SamsungのHBM4は毎秒複数テラバイトの帯域幅で量産されており、LPDDR6はエッジデバイス向けにピンあたり30～35 Gbpsを実現します。MRAMの現実的な役割は、DRAMの置き換えではなく、補完的な不揮発性タイルまたはメモリ内演算ユニットです。
Qualcommは2026年にメモリボトルネックを解決しましたか?
Qualcommは2026年の投資家向け説明会でDragonflyブランドの下、HBC(High-Bandwidth Compute)を発表しました — スルーシリコンビア(TSV)を使用してLPDDRメモリの下に演算アクセラレータを積層するnear-memoryアーキテクチャで、HBMに対しておよそ6倍のワットあたり帯域幅、SRAMに対して200倍のワットあたり容量を主張しています。3つの区別が重要です。HBCはnear-memory(メモリの隣で演算)であり、MRAMメモリ内コンピューティング(メモリアレイ内部で演算)ではありません。データセンターAIアクセラレータ(AI250/AI300)を対象とし、スマホではありません。そして第1世代HBCは2027年半ば予定であり、2026年には何も出荷されていません。同じメモリの壁の問題に対する別のアプローチであり、MRAMのブレークスルーではありません。
関連記事
- ローカルLLMに必要なVRAM量 — 今日のオンデバイス推論向けのDRAM vs VRAMのサイジング。
- ローカルLLM向けベストGPU — MRAMの成熟を待つ間の現行ハードウェアの選択肢。
- LLM量子化の解説 — Q3、Q4、Q5の理解と圧縮がメモリフットプリントを削減する仕組み。
- ローカルLLMメモリボトルネックの解決策 — KVキャッシュ管理、推論最適化、現行のソフトウェアアプローチ。
- ローカルLLM向けApple Silicon統合メモリ — 個別のGPU VRAMの代替案:メモリ内演算の利点を部分的に反映するアーキテクチャ。